



CENTRO UNIVERSITÁRIO UNIVATES

CENTRO DE CIÊNCIAS EXATAS E TECNOLÓGICAS CURSO  
DE ENGENHARIA DE CONTROLE E AUTOMAÇÃO

HENRIQUE TIGGEMANN

**ANÁLISE E DESENVOLVIMENTO DE UM INVERSOR  
MONOFÁSICO DE BAIXA POTÊNCIA APLICADO A  
SISTEMAS DE TRANSPORTE**

Lajeado  
2008

HENRIQUE TIGGEMANN

## **ANÁLISE E DESENVOLVIMENTO DE UM INVERSOR MONOFÁSICO DE BAIXA POTÊNCIA APLICADO A SISTEMAS DE TRANSPORTE**

Trabalho de Conclusão de Curso apresentado ao Centro de Ciências Exatas e Tecnológicas do Centro Universitário UNIVATES, como parte dos requisitos para a obtenção do título de bacharel em Engenharia de Controle e Automação do Centro Universitário UNIVATES.

Área de concentração: Eletrônica de potência

Orientador: Luciano Schuch

Lajeado

2008

HENRIQUE TIGGEMANN

## **ANÁLISE E DESENVOLVIMENTO DE UM INVERSOR MONOFÁSICO DE BAIXA POTÊNCIA APLICADO A SISTEMAS DE TRANSPORTE**

Este trabalho foi julgado adequado para a obtenção do título de bacharel em Engenharia de Controle e Automação pelo CETEC e aprovado em sua forma final pelo Orientador e pela Banca Examinadora.

Orientador: \_\_\_\_\_

Prof. Luciano Schuch, UNIVATES

Doutor pela UFSM – Santa Maria, Brasil

Banca Examinadora:

Prof. Rodrigo W. Porto, UNIVATES

Mestrando da UFRGS – Porto Alegre, Brasil

Prof. Robson D. Schaeffer, UNIVATES

Mestre pela UFRGS – Porto Alegre, Brasil

Coordenador do curso de Engenharia de Controle e Automação: \_\_\_\_\_

Prof. Robson Schaeffer

Lajeado, julho de 2008.

## AGRADECIMENTOS

A toda minha família, pelo constante incentivo.

Ao professor Luciano Schuch, pela orientação segura.

Ao CETEC, pela oportunidade de realização deste trabalho, bem como pelo apoio financeiro.

Ao professor Ronaldo Husemann, pelo apoio na revisão deste trabalho.

Aos meus colegas Borelli, Devitte, Dex, Dullius, Gasparini, Julio Musskopf, Künzel e Worm, pelas várias noites de trabalho, estudo e diversão juntos.

À minha namorada, pelo sacrifício.

A todos que de alguma forma ajudaram para a realização deste trabalho.

## RESUMO

O presente trabalho apresenta o Trabalho de Conclusão de Curso que objetiva a análise e o desenvolvimento de um inversor monofásico de baixa potência. Através da revisão bibliográfica e das simulações realizadas, constata-se que a topologia em ponte completa com isolamento galvânica em alta frequência, utilizando modulação SPWM (*Sinusoidal Pulse-Width Modulation*) apresenta o menor conteúdo harmônico de baixa ordem, sendo esta eleita para ser implementada. São apresentadas, no decorrer do trabalho, formas de modulação da tensão de saída, as topologias básicas de inversores, bem como a metodologia de trabalho e os resultados experimentais obtidos.

**Palavras chave:** inversor, técnicas de modulação, distorção harmônica total (THD), filtro.

## ABSTRACT

This work presents a proposal for Final Course Work (TCC) that aims the analysis and development of a low power monophasic inverter applied to transport systems. Through the literature review and simulations conducted, it was possible to that the full-bridge topology with galvanic isolation in high frequency, using SPWM (*Sinusoidal Pulse-Width Modulation*) modulation presented the lowest harmonics content of low order and met the required specifications for this project, which is elected for continuing this TCC., in the course of the work, will be presented the output voltage modulation forms, the basic topologies of inverters, as well as the work methodology and the experimental results obtained.

**Keywords:** inverter, modulation techniques, total harmonic distortion (THD), filter.

## SUMÁRIO

|              |   |           |
|--------------|---|-----------|
| <b>1</b>     | <b>INTRODUÇÃO .....</b>   | <b>15</b> |
| <b>2</b>     | <b>TÉCNICAS DE MODULAÇÃO PARA INVERSORES .....</b>                      | <b>18</b> |
| <b>2.1</b>   | <b>Controle da tensão de entrada CC fornecida para o inversor .....</b> | <b>18</b> |
| <b>2.2</b>   | <b>Controle da tensão de saída CA do inversor .....</b>                 | <b>19</b> |
| <b>2.3</b>   | <b>Controle da tensão no inversor .....</b>                             | <b>20</b> |
| <b>2.3.1</b> | <b>Modulação por largura de pulso único .....</b>                       | <b>20</b> |
| <b>2.3.2</b> | <b>Modulação por largura de pulsos múltiplos .....</b>                  | <b>23</b> |
| <b>2.3.3</b> | <b>Modulação por largura de pulsos senoidal .....</b>                   | <b>24</b> |
| <b>3</b>     | <b>PARÂMETROS DE DESEMPENHO .....</b>                                   | <b>27</b> |
| <b>3.1</b>   | <b>Fator harmônico do n-ésimo harmônico - <math>HF_n</math> .....</b>   | <b>27</b> |
| <b>3.2</b>   | <b>Distorção harmônica total – THD .....</b>                            | <b>27</b> |
| <b>3.3</b>   | <b>Fator de distorção – FD .....</b>                                    | <b>28</b> |
| <b>3.4</b>   | <b>Harmônicos de mais baixa ordem – LOH .....</b>                       | <b>28</b> |
| <b>3.5</b>   | <b>Norma sobre qualidade de Energia .....</b>                           | <b>28</b> |
| <b>4</b>     | <b>INVERSORES APLICADOS A SISTEMAS AUTOMOTIVOS .....</b>                | <b>30</b> |
| <b>4.1</b>   | <b>VSI em Meia-Ponte .....</b>  | <b>30</b> |
| <b>4.1.1</b> | <b>Etapas de operação VSI meia-ponte .....</b>                          | <b>31</b> |
| <b>4.1.2</b> | <b>Análise matemática – PWM pulso único .....</b>                       | <b>32</b> |
| <b>4.1.3</b> | <b>Análise matemática – SPWM .....</b>                                  | <b>36</b> |
| <b>4.2</b>   | <b>VSI em Ponte Completa .....</b>                                      | <b>36</b> |
| <b>4.2.1</b> | <b>Etapas de operação VSI ponte completa .....</b>                      | <b>37</b> |
| <b>4.2.2</b> | <b>Análise matemática – PWM pulso único .....</b>                       | <b>38</b> |
| <b>4.2.3</b> | <b>Análise matemática – UPWM .....</b>                                  | <b>39</b> |
| <b>4.2.4</b> | <b>Análise matemática – SPWM .....</b>                                  | <b>40</b> |
| <b>4.3</b>   | <b>VSI Push-Pull .....</b>  | <b>40</b> |
| <b>4.3.1</b> | <b>Etapas de operação de um Push-Pull .....</b>                         | <b>41</b> |
| <b>4.3.2</b> | <b>Análise matemática .....</b>   | <b>43</b> |
| <b>4.4</b>   | <b>Isolação galvânica .....</b>   | <b>44</b> |
| <b>5</b>     | <b>ESTUDO COMPARATIVO .....</b>   | <b>46</b> |
| <b>5.1</b>   | <b>Ponte completa – PWM Pulso único .....</b>                           | <b>46</b> |
| <b>5.2</b>   | <b>Ponte completa – UPWM .....</b>                                      | <b>48</b> |
| <b>5.3</b>   | <b>Ponte completa – SPWM .....</b>                                      | <b>49</b> |
| <b>6</b>     | <b>PROPOSTA .....</b>   | <b>51</b> |
| <b>6.1</b>   | <b>Fonte CC .....</b>   | <b>52</b> |
| <b>6.2</b>   | <b>Fontes CC Auxiliares .....</b>                                       | <b>55</b> |
| <b>6.3</b>   | <b>Microcontrolador .....</b>   | <b>57</b> |
| <b>6.4</b>   | <b>Drive .....</b>  | <b>64</b> |
| <b>6.5</b>   | <b>Placa de Potência .....</b>  | <b>68</b> |
| <b>7</b>     | <b>RESULTADOS EXPERIMENTAIS .....</b>                                   | <b>71</b> |

|            |                                  |           |
|------------|----------------------------------|-----------|
| <b>7.1</b> | <b>Fonte CC .....</b>            | <b>71</b> |
| <b>7.2</b> | <b>Fontes CC Auxiliares.....</b> | <b>72</b> |
| <b>7.3</b> | <b>Placa Controladora.....</b>   | <b>72</b> |
| <b>7.4</b> | <b><i>Drive</i> .....</b>        | <b>73</b> |
| <b>7.5</b> | <b>Placa de Potência .....</b>   | <b>74</b> |
| <b>8</b>   | <b>CONCLUSÃO .....</b>           | <b>80</b> |
|            | <b>APÊNDICE .....</b>            | <b>84</b> |





## LISTA DE FIGURAS

|  |    |
|--|----|
| Figura 1 Fonte CC-CA.....  | 16 |
| Figura 2 Controle da tensão de entrada CC .....  | 19 |
| Figura 3 Controle de tensão de saída do inversor.....  | 19 |
| Figura 4 Modulação por largura de pulso único .....  | 21 |
| Figura 5 Simulação do perfil dos harmônicos da PWM de pulso único .....                                | 22 |
| Figura 6 Modulação por largura de pulsos múltiplos .....   | 23 |
| Figura 7 Simulação do perfil dos harmônicos da UPWM.....   | 24 |
| Figura 8 Modulação por SPWM .....  | 25 |
| Figura 9 Simulação do perfil dos harmônicos da SPWM.....   | 26 |
| Figura 10 Envelope de tolerância de tensão (norma IEEE 466) .....                                      | 29 |
| Figura 11 Inversor Meia-Ponte .....  | 31 |
| Figura 12 Etapas de operação de um VSI em Meia-Ponte.....  | 32 |
| Figura 13 Inversor Ponte Completa.....   | 37 |
| Figura 14 Etapas de operação de um VSI em Ponte Completa.....  | 38 |
| Figura 15 Inversor <i>Push-Pull</i> .....  | 41 |
| Figura 16 Etapas de operação de um VSI <i>Push-Pull</i> .....  | 43 |
| Figura 17 Isolação em baixa frequência.....  | 44 |
| Figura 18 Isolação em alta frequência .....  | 45 |
| Figura 19 Simulação VSI em ponte completa com PWM pulso único.....                                     | 47 |
| Figura 20 Simulação VSI em ponte completa com UPWM.....  | 48 |
| Figura 21 Simulação VSI em ponte completa com SPWM .....   | 49 |
| Figura 22 Diagrama de blocos do sistema implementado .....   | 52 |
| Figura 23 Geração da tensão CC.....  | 53 |
| Figura 24 Esquemático da ponte retificadora com filtro capacitivo.....                                 | 53 |
| Figura 25 Placa retificadora de potência .....   | 54 |
| Figura 26 Simulação da tensão CC de saída.....   | 54 |
| Figura 27 Partes constituintes da fonte auxiliar .....   | 55 |
| Figura 28 Esquemático da fonte auxiliar .....  | 55 |
| Figura 29 Placa das fontes auxiliares .....  | 56 |
| Figura 30 PIC 16F877A .....  | 58 |
| Figura 31 Circuito utilizado para obtenção do tempo morto.....   | 58 |
| Figura 32 Esquemático da placa controladora.....   | 59 |
| Figura 33 Placa controladora do Inversor monofásico .....  | 61 |
| Figura 34 Fluxograma do programa principal.....  | 62 |
| Figura 35 Um período da tensão de saída .....  | 63 |
| Figura 36 Fluxograma do bloco secundário.....  | 64 |
| Figura 37 Drive para acionamento de chaves semicondutoras .....  | 65 |
| Figura 38 Esquemático do <i>drive</i> opto-isolado .....   | 65 |
| Figura 39 Drive para acionamento de chaves semicondutoras .....  | 67 |
| Figura 40 Simulação da placa <i>Drive</i> - Canal 1: Tensão de Entrada , Canal 2: Tensão de saída..... | 68 |
| Figura 41 Placa de potência.....   | 68 |
| Figura 42 Esquemático da placa de potência.....  | 69 |
| Figura 43 PCI de potência .....  | 70 |

|  |           |
|--|-----------|
| <b>Figura 44 Tensão de saída da fonte CC .....</b>   | <b>71</b> |
| <b>Figura 45 Valor da tensão de saída da fonte auxiliar: Canal 1 - 15V; Canal 2 - 5V .....</b> | <b>72</b> |
| <b>Figura 46 Tempo morto: Canal 1 – Saída para S1 , Canal 2 – Saída para S2.....</b>           | <b>73</b> |
| <b>Figura 47 Tempo de atraso: Canal 1 - Degrau de entrada, Canal 2 – Resposta de saída</b>     | <b>74</b> |
| <b>Figura 48 Trem de pulsos SPWM: Canal 1 – Entrada da Q2, Canal 2 – Entrada da Q4 .....</b>   | <b>75</b> |
| <b>Figura 49 Tensão de saída .....</b>   | <b>75</b> |
| <b>Figura 50 Ondulação no pico da tensão de saída.....</b>                                     | <b>76</b> |
| <b>Figura 51 FFT aplicada a tensão de saída (baixa ordem).....</b>                             | <b>77</b> |
| <b>Figura 52 FFT aplicada a tensão gerada pelo inversor (alta ordem).....</b>                  | <b>78</b> |
| <b>Figura 53 FFT aplicada a tensão gerada pelo inversor comercial (baixa frequência) ...</b>   | <b>78</b> |
| <b>Figura 54 FFT aplicada a tensão gerada pelo inversor comercial (alta frequência) .....</b>  | <b>79</b> |

## ÍNDICE DE TABELAS

|                  |   |           |
|------------------|---|-----------|
| <b>Tabela 1</b>  | <b>Harmônicas geradas por PWM pulso-único.....</b>              | <b>47</b> |
| <b>Tabela 2</b>  | <b>Harmônicas geradas por UPWM.....</b>                         | <b>48</b> |
| <b>Tabela 3</b>  | <b>Harmônicas geradas por SPWM.....</b>                         | <b>49</b> |
| <b>Tabela 4</b>  | <b>Comparação das harmônicas geradas .....</b>                  | <b>50</b> |
| <b>Tabela 5</b>  | <b>Componentes utilizados para placa retificadora .....</b>     | <b>53</b> |
| <b>Tabela 6</b>  | <b>Componentes utilizados para placa Fontes Auxiliares.....</b> | <b>56</b> |
| <b>Tabela 7</b>  | <b>Componentes utilizados para placa Controladora .....</b>     | <b>60</b> |
| <b>Tabela 8</b>  | <b>Componentes utilizados para placa <i>Drive</i> .....</b>     | <b>66</b> |
| <b>Tabela 9</b>  | <b>Componentes utilizados para placa de potência.....</b>       | <b>69</b> |
| <b>Tabela 10</b> | <b>Comparação das harmônicas geradas.....</b>                   | <b>79</b> |
| <b>Tabela 11</b> | <b>Comparação da THD.....</b>                                   | <b>79</b> |

## LISTA DE ABREVIATURAS

CA – Corrente alternada  
CC – Corrente continua  
EEPROM – Electrically-Erasable Programmable Read-Only Memory  
f.e.m – Força Eletro Motriz  
FD – Fator de distorção  
FFT – Fast Fourier Transform  
HFn – Fator harmônico do n-ésimo harmônico  
IEEE – Institute of Electrical and Electronics Engineers  
LOH – Lower Order Harmonic  
PCI – Placa de circuito impresso  
PWM – Pulse-Width Modulation  
RAM – Random Access Memory  
RISC – Reduced Instruction Set Computer  
SPWM – Sinusoidal Pulse-Width Modulation  
THD – Total Harmonic Distortion  
TV – Televisão  
TTL – Transistor-Transistor Logic  
Trans – Transformador  
UPWM – Uniform Pulse-Width Modulation  
VSI – Voltage Source Inverter

## SIMBOLOGIA

|            |  |
|------------|--|
| $\tau$     | – Constante de tempo                                 |
| $\infty$   | – Infinito   |
| $\phi$     | – Largura do pulso da portadora                      |
| $\delta$   | – Largura do pulso da tensão de saída                |
| $\delta_m$ | – Largura do m-ésimo pulso                           |
| $\gamma_m$ | – Largura do m-ésimo pulso complementar              |
| $a$        | – Relação de transformação                           |
| $A_c$      | – Amplitude do sinal da portadora                    |
| $A_r$      | – Amplitude do sinal de referência                   |
| $B_n$      | – Coeficiente de um pulso n na UPWM                  |
| $C$        | – Capacitância                                       |
| $CI_X$     | – Circuito Integrado                                 |
| $C_X$      | – Capacitor  |
| $D_X$      | – Diodo  |
| $E$        | – Tensão média instantânea de entrada                |
| $E_o$      | – Tensão média instantânea de saída                  |
| $E_{o1}$   | – Valor da componente fundamental de tensão          |
| $E_{oef}$  | – Tensão eficaz de saída do inversor                 |
| $E_{onef}$ | – Valor eficaz do n-ésimo componente harmônico       |
| $f$        | – Frequência   |
| $f_c$      | – Frequência da portadora                            |
| $f_o$      | – Frequência da saída do inversor                    |
| $i_o$      | – Corrente média instantânea de saída                |
| $i_{o1ef}$ | – Corrente eficaz da componente fundamental de saída |
| $i_{oef}$  | – Corrente eficaz da saída                           |
| $I_{omax}$ | – Corrente máxima de saída                           |
| $L$        | – Indutância   |
| $m_f$      | – Razão da frequência de modulação                   |
| $n_1$      | – Número de espiras do primário                      |

$n_2$  – Número de espiras do secundário

$p$  – Número de pulsos por semiciclo

$R$  – Resistência

$R_X$  – Resistor

$S_X$  – Chave semicondutora

$T$  – Período de um semiciclo

$T_X$  – Transistor

$TP_X$  – Ponto de teste

$t_{\text{atraso}}$  – Tempo de atraso

$t_m$  – Tempo morto

$V_p$  – Tensão de pico

## 1 INTRODUÇÃO

A maioria dos equipamentos eletrônicos para residências ou mesmo comerciais que apresentam consumo de potência mais elevado, tais como condicionadores de ar, aquecedores ou monitores de TV com tubo de imagem, são comumente alimentados diretamente a partir de uma rede elétrica em corrente alternada (CA). Existe, entretanto, uma demanda crescente para que estes dispositivos sejam instalados em sistemas móveis como automóveis, ônibus, aviões ou embarcações marítimas que não dispõem de fontes estáveis de tensão alternada, mas sim de fontes de tensão contínua (baterias).


A obtenção de uma tensão alternada senoidal a partir de uma fonte de corrente contínua (CC) é possível através de conversores que realizam esta transformação CC-CA. De forma geral, estes conversores CC-CA são chamados de inversores (AHMED,2000).

Pode-se definir o inversor como um circuito estático destinado a controlar o fluxo de energia elétrica entre uma fonte de tensão CC em uma carga CA monofásica ou polifásica, com controle do valor eficaz e frequência da tensão de saída (MARTINS; BARBI, 2005; RASHID, 1999).

Existem diversas aplicações comerciais de inversores atualmente encontradas no mercado, tendo-se como exemplos:

- a) fontes de alimentação ininterrupta para sistemas de emergência (*no-break*);
- b) conversão e ajuste da tensão gerada por fontes renováveis (solar, célula de combustível, entre outras);
- c) reatores eletrônicos;
- d) demais fontes de energia para instalação de equipamentos em veículos de transporte (navios, aviões, etc).

Dentre as aplicações citadas destacam-se as fontes CC-CA, Figura 1, para adaptação da energia disponível em sistemas de transporte, sendo este considerado o foco principal para o presente trabalho.



**Figura 1 Fonte CC-CA**

Visto que em um veículo a única fonte de tensão estável e disponível é da bateria, é indispensável a utilização de um inversor para acionar cargas que demandem, por padrão, entrada de energia em uma forma de onda CA com valor eficaz de 110V ou 220V.

Nas últimas décadas foram propostas várias topologias e modelos de inversores. A fim de se escolher a topologia adequada para cada aplicação faz-se necessária uma análise criteriosa desses inversores (Mohan; Undeland; Robbins, 2003).

Basicamente pode-se dizer que o estudo dos inversores está dividido entre o estudo da topologia (circuito de potência) e o estudo de técnicas de modulação da tensão de saída, buscando a redução das harmônicas geradas, ou seja, melhorar a qualidade da tensão gerada (MARTINS, 2003).

Neste trabalho é apresentado um estudo de conversores CC-CA que possuem características para aplicação em sistemas de alimentação embarcados, de baixa potência (menores que 500W). O objetivo principal desse inversor é gerar uma tensão senoidal, de valor médio nulo, simétrica em amplitude e com frequência constante.

A forma de onda da tensão de saída de um inversor idealmente deveria ser senoidal. Entretanto, grande parte dos inversores comerciais de baixa potência apresentam formas de onda quadrada ou trapezoidal (POWERBRAS, 2007; CS, 2007) procurando redução de custo de projeto. Soluções como estas, contudo, apresentam elevado conteúdo harmônico (RASHID, 1999).

Pretende-se, ao fim deste trabalho, apresentar e validar uma topologia de inversor senoidal de baixo custo que atenda às especificações mencionadas no decorrer do trabalho.



No segundo capítulo são apresentadas as três principais técnicas de modulação utilizadas em inversores, tendo como foco o controle da tensão no próprio inversor. O terceiro capítulo descreve os parâmetros de desempenho utilizados para analisar as formas de modulações apresentadas no decorrer do trabalho. No quarto capítulo são descritas as principais topologias de inversores encontradas na literatura. O quinto capítulo descreve as simulações efetuadas comparando as técnicas de modulação estudadas. O sexto capítulo apresenta a proposta de implementação do inversor. O sétimo capítulo é dedicado a apresentar os resultados experimentais obtidos e a seguir as conclusões finais deste trabalho.

## 2 TÉCNICAS DE MODULAÇÃO PARA INVERSORES

As análises que se seguem consideram que os inversores não apresentam perdas de potência (rendimento 100%). As chaves semicondutoras (como exemplo transistores de potência, MOSFET, IGBT do inglês *Insulated Gate Bipolar Transistor*, diodos) são ideais, o que significa que, quando em condução, apresentam queda de tensão nula e quando abertos, a corrente por eles é zero. Além disso, a transição de um estado a outro é instantânea.

Em geral quando se emprega um inversor CC-CA de tensão, deseja-se controlar ou regular a tensão nos terminais da carga. No caso de alimentar cargas a partir de baterias, tanto a variação da tensão da bateria quanto as impedâncias internas da mesma e do próprio circuito inversor, alteram a tensão de saída exigindo um controle sobre a mesma (MARTINS; BARBI, 2005; MOHAN; UNDELAND; ROBBINS, 2003).

Segundo (MARTINS; BARBI, 2005; RASHID, 1999; POMILIO, 2007), os métodos usados para o controle da tensão de saída de um inversor podem ser classificados em três grandes categorias:

- a) controle da tensão de entrada CC fornecida para o inversor;
- b) controle da tensão de saída CA do inversor;
- c) controle da tensão no inversor.

### 2.1 Controle da tensão de entrada CC fornecida para o inversor

Para um dado padrão de comutação, a tensão de saída do inversor é diretamente proporcional à tensão de entrada. Portanto, a variação da tensão de entrada CC fornecida é a maneira mais simples de controlar a tensão de saída. Como a fonte de potência utilizada já é CC, o uso de um conversor será o principal método para a obtenção de uma tensão CC variável, como mostra a Figura 2. Entretanto os trabalhos (AHMED, 2000; RASHID, 1999), apresentam as seguintes considerações sobre o uso de um conversor CC-CC:

- a) elevação do custo de projeto e implementação, pois necessita de um estágio conversor adicional;
- b) maior probabilidade de ocorrer uma falha no sistema devido à maior quantidade de chaves semicondutoras e elementos eletrônicos;
- c) a potência não pode ser realimentada à fonte CC.

Considerando os fatos citados anteriormente e pelo objetivo deste trabalho ser a implementação de um inversor de baixo custo este método não será analisado.




Figura 2 Controle da tensão de entrada CC

## 2.2 Controle da tensão de saída CA do inversor

Neste método, é introduzido um regulador CA entre a saída do inversor e a carga, apresentado na Figura 3. Conforme (RASHID, 1999), esse controle apresenta os seguintes inconvenientes:

- baixo rendimento, pois parte da potência de saída será consumida pelas chaves semicondutoras;
- elevado custo de projeto e implementação, pois necessita de um estágio de regulação adicional;
- elevados harmônicos gerados na carga.

Esse método também não será analisado pelo mesmo motivo citado anteriormente.




Figura 3 Controle de tensão de saída do inversor

## 2.3 Controle da tensão no inversor

A modulação por largura de pulso (PWM - Pulse-Width Modulation) é o método mais utilizado e eficaz para controle da tensão de saída de um inversor (AHMED, 2000; MARTINS; BARBI, 2005; RASHID, 1999; MOHAN; UNDELAND; ROBBINS, 2003; POMILIO, 2007). Neste método a tensão de saída é uma onda modulada por largura de pulso, controlada pela variação da duração dos pulsos (AHMED, 2000; MARTINS; BARBI, 2005; RASHID, 1999; MOHAN; UNDELAND; ROBBINS, 2003; POMILIO, 2007).

As técnicas comumente utilizadas são:

- a) modulação por largura de pulso único;
- b) modulação por largura de pulsos múltiplos;
- c) modulação por largura de pulsos senoidal.

Outras formas de controle da tensão de saída do inversor têm sido pesquisadas com o intuito de diminuir a geração de harmônicas, aumentar a margem de estabilidade e rejeitar perturbações, entre outras. Estas técnicas modificam a modulação PWM original, utilizando modulação por frequência e métodos não-lineares, procurando aproveitar ao máximo as características também não-lineares dos conversores, estas técnicas são objetivos de estudos futuros (MOHAN; UNDELAND; ROBBINS, 2003; HOLTZ, 1992).

Para melhor entendimento, as formas de onda apresentadas nesta seção estão baseadas em um inversor de três níveis, ou seja, a tensão de saída pode assumir no máximo três níveis,  $E_p$  positiva, tensão nula e  $E_p$  negativa. A frequência de saída será de 60Hz e a portadora será modulada em 20Khz (nas modulações UPWM e SPWM).

### 2.3.1 Modulação por largura de pulso único

O controle através da modulação por largura de pulso único resulta em uma forma de onda da tensão de saída, consistindo em um único pulso a cada semiciclo da tensão de saída requerida, como mostra a Figura 4. A largura do pulso é variada para controlar a tensão de saída CA do inversor (MARTINS; BARBI, 2005).

### 2.3.1.1 Inversor de três níveis

Os sinais de comando podem ser gerados por comparação de um sinal de referência retangular de amplitude  $A_r$ , com uma onda portadora triangular de amplitude  $A_c$ . A frequência do sinal de referência determina a frequência fundamental da tensão de saída. Pela variação de  $A_r$ , de 0 até  $A_c$ , a largura do pulso,  $\delta$ , pode ser variada de 0 até  $180^\circ$ . A relação entre  $A_r$  e  $A_c$  é a variável controlada e é definida como índice de modulação de amplitude, ou simplesmente índice de modulação, equação (1) (MARTINS; BARBI, 2005).

A onda portadora, para qualquer forma de modulação apresentada neste trabalho, tanto pode ser gerada por meio de circuitos analógicos ou digitalmente, sendo este ultimo mais utilizado atualmente, devido ao avanço da microeletrônica (HOLTZ, 1992; SOUZA, 1994).





Figura 4 Modulação por largura de pulso único

O espectro harmônico simulado da tensão de saída desta modulação, considerando as características da Figura 19, é apresentado na Figura 5.



**Figura 5 Simulação do perfil dos harmônicos da PWM de pulso único**

Esse método, quando implementado em três níveis, também é denominado na literatura como modulação por largura de pulso quase-quadrada. A vantagem deste método deve-se por possibilitar o controle da tensão eficaz de saída e por reduzir a amplitude de certos harmônicos conforme o valor da largura do pulso adotada (MARTINS; BARBI, 2005).

### **2.3.1.2 Inversor de dois níveis**

Esse tipo de modulação não permite o controle da amplitude e nem do valor eficaz da tensão de saída, a qual poderia ser variada apenas se a tensão de entrada,  $E$ , fosse ajustável. Estas características descartam sua utilização neste trabalho e seu detalhamento.

Como vantagem da modulação por largura de pulso único, pode-se apresentar a relativa simplicidade de implementação. Contudo existe um custo de elevar o valor de conteúdos harmônicos de baixa ordem na tensão aplicada à carga e conseqüentemente se faz necessário um filtro volumoso para obter-se uma tensão de saída com qualidade. Portanto, considerando este problema, este tipo de modulação deve ser utilizado, de preferência, em inversores de baixa potência (<1kW) (MOHAN; UNDELAND; ROBBINS, 2003).

### 2.3.2 Modulação por largura de pulsos múltiplos

A técnica de comutação por largura de pulsos múltiplos é caracterizada por uma forma de onda de tensão de saída com  $p$  pulsos a cada semiciclo da tensão de saída requerida (AHMED, 2000).

A geração dos sinais de comando para comutar as chaves semicondutoras, Figura 6, pode ser feita por comparação de um sinal de referência com uma onda portadora triangular. A frequência do sinal de referência estabelece a frequência da saída ( $f_o$ ) e a frequência da portadora ( $f_c$ ) determina o número de pulsos por semiciclo ( $p$ ). O índice de modulação controla a tensão de saída. Esse tipo de modulação também é conhecido como modulação por largura de pulso uniforme (do inglês *uniform pulse-width modulation* – UPWM). O número de pulsos por semiciclo é encontrado a partir da equação (2) (AHMED, 2000).

$$p = \frac{f_c}{2f_o} = \frac{m_f}{2} \quad (2)$$

Onde  $m_f = f_c / f_o$  é definido como a razão da frequência de modulação.





Figura 6 Modulação por largura de pulsos múltiplos

O espectro harmônico simulado da tensão de saída desta modulação, considerando as características da Figura 20, é apresentado na Figura 7.



**Figura 7 Simulação do perfil dos harmônicos da UPWM**

As principais características dessa técnica conforme (RASHID, 1999), são:

- a) a ordem dos harmônicos é a mesma da modulação por pulso único, entretanto, o fator de distorção é reduzido, ver Figura 5 e Figura 7.
- b) devido ao aumento da frequência de comutação das chaves semicondutoras, as perdas por comutação aumentarão.
- c) com maiores valores de  $p$ , as amplitudes dos harmônicos de mais baixa ordem serão menores e os de mais alta ordem irão aumentar. Entretanto, os harmônicos de mais alta ordem produzem ondulação desprezível ou podem ser facilmente eliminados através de filtros passa baixa.


### 2.3.3 Modulação por largura de pulsos senoidal

Para (MARTINS; BARBI, 2005), é possível reduzir o fator de distorção e as componentes harmônicas de mais baixa ordem da tensão gerada por um inversor, utilizando-se a modulação PWM senoidal ao invés da modulação PWM linear. O princípio desta modulação está representado na Figura 8.



Esta técnica baseia-se na comparação de uma onda de referência senoidal de baixa frequência com uma onda triangular de alta frequência. O cruzamento dessas duas formas de onda estabelece a duração dos sinais de comando das chaves estáticas controladas. A frequência do sinal de referência ( $f_r$ ), determina a frequência de saída do inversor ( $f_o$ ). Sua amplitude máxima ( $A_r$ ) controla o índice de modulação e conseqüentemente a tensão eficaz de saída  $E_{oef}$ . O número de pulsos por semiciclo depende da frequência da portadora. Esse tipo de modulação é comumente utilizado em aplicações industriais e abreviado como SPWM (do inglês *sinusoidal pulse width modulation*).


Uma das principais vantagens da SPWM é que a mesma leva os harmônicos a uma faixa de alta frequência (frequência de comutação  $f_r$  e seus múltiplos, ou seja, em torno dos harmônicos  $m_f$ ,  $2m_f$ ,  $3m_f$ , e assim por diante) (MOHAN; UNDELAND; ROBBINS, 2003).



**Figura 8 Modulação por SPWM**

Pode ser demonstrado na Figura 9 o perfil harmônico simulado para um inversor de três níveis com as características da Figura 21. O fator de distorção é significativamente reduzido se comparado com a modulação de pulsos múltiplos. Esse tipo de modulação elimina os harmônicos menores ou iguais a  $2p - 1$ . Para o caso de um inversor com  $p = 5$ , o harmônico de mais baixa ordem é o nono.

Observa-se que o harmônico de mais baixa ordem está em torno da frequência de modulação, como previsto.



**Figura 9 Simulação do perfil dos harmônicos da SPWM**

Esta modulação tem por característica reduzir harmônicos de baixa ordem. Todavia, aumenta a complexidade da implementação e as perdas por comutação devido a alta frequência modulada (RASHID, 1999).

Geralmente os inversores que utilizam SPWM são menos volumosos e mais compactos devido ao seu baixo volume do filtro, quando comparados as outras técnicas estudadas (RASHID, 1999).

### 3 PARÂMETROS DE DESEMPENHO

A qualidade e o desempenho de um inversor são observados a partir de parâmetros, a saber: fator harmônico do  $n$ -ésimo harmônico, distorção harmônica total, fator de distorção, harmônicos de mais baixa ordem, eficiência e rendimento. Para (RASHID, 1999), o parâmetro de maior importância é a quantidade de harmônicos gerados pelo inversor. A seguir apresentam-se os principais parâmetros utilizados neste trabalho.

#### 3.1 Fator harmônico do $n$ -ésimo harmônico - $HF_n$

O fator harmônico (do  $n$ -ésimo harmônico), que é uma medida da contribuição do harmônico individual, é definido pela equação (RASHID, 1999).

$$HF_n = \frac{E_{onef}}{E_{o1}} \quad (3)$$

Sendo  $E_{o1}$  é o valor da componente fundamental e  $E_{onef}$  é o valor eficaz do  $n$ -ésimo componente harmônico.

#### 3.2 Distorção harmônica total – THD

A distorção harmônica total, que também é apresentada na literatura como taxa de distorção harmônica, define o quanto uma forma de onda está distorcida em relação à componente fundamental (MARTINS, 2006). Dentre as formas de calcular a THD, é apresentada a equação (4).

$$THD = \frac{1}{E_{oef}} \left( \sum_{n=3,5,7,\dots}^{\infty} E_{onef}^2 \right)^{1/2} \quad (4)$$

Sendo  $E_{oef}$  o valor eficaz da componente fundamental e  $E_{onef}$  é o valor eficaz do  $n$ -ésimo componente harmônico.

### 3.3 Fator de distorção – FD

A THD fornece o conteúdo harmônico total, mas não indica o nível de cada componente harmônica. Se fosse utilizado um filtro na saída dos inversores, as harmônicas de mais alta ordem seriam atenuadas mais eficientemente. Portanto, é importante um conhecimento de ambos, frequência e amplitude, de cada harmônica. O fator de distorção indica a quantidade de distorção harmônica restante em uma forma de onda particular, após suas harmônicas terem sido submetidos a uma atenuação de segunda ordem (isto é, divididos por  $n^2$ ). Assim, FD é uma forma de avaliar a eficiência de redução de harmônicos indesejáveis, sem ter de especificar os valores de um filtro de carga de segunda ordem, e é definido na equação (MARTINS, 2006).

$$DF = \frac{1}{E_{of}} \left[ \sum_{n=3,5,7,\dots}^{\infty} \left( \frac{E_{onof}}{n^2} \right)^2 \right]^{\frac{1}{2}} \quad (5)$$

O fator de distorção de um componente harmônico individual (ou  $n$ -ésimo) é definido como na equação (6).

$$DF_n = \frac{E_{onof}}{E_{of} n^2} \quad (6)$$

### 3.4 Harmônicos de mais baixa ordem – LOH


O harmônico de mais baixa ordem é definido como o componente harmônico cuja frequência está mais próxima da fundamental, e sua amplitude é maior ou igual a 3% da componente fundamental (POMILIO, 2007).

### 3.5 Norma sobre qualidade de Energia

Até o presente momento não se dispõe de uma regulação vigente para os níveis permissíveis de distorção de corrente e tensão para o sistema elétrico brasileiro. Mesmo em nível mundial, não existe unanimidade quanto aos critérios a serem adotados (ALVES, 1997).

Devido à falta de uma norma específica para esta aplicação, serão utilizadas as recomendações internacionais impostas aos sistemas ininterruptos de energia, detalhando-se a seguir.

A Norma IEEE 446 (*Recommended Practice for Emergency and Standby Power Systems for Industrial and Commercial Applications*) (INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, 1995), apresenta curvas, Figura 10, traduzida como “Prática recomendada para sistemas de alimentação de emergência, em aplicações industriais e comerciais”. As curvas definem um envelope dentro do qual a tensão suprida ao equipamento deve manter-se. Nota-se na Figura 10 que, em regime, a tensão deve estar limitada a uma sobretensão de 10% e uma subtensão de 10%. Quanto menor a duração da perturbação, maior a alteração admitida, uma vez que os elementos armazenadores de energia internos ao equipamento devem ser capazes de absorvê-la. Assim, por exemplo, pode haver um surto de tensão com duas vezes o valor eficaz, desde que com duração inferior a 1ms (POMILIO, 2007; HOLTZ, 1992).



**Figura 10** Envelope de tolerância de tensão (norma IEEE 446)

Outra definição em termos da qualidade da tensão suprida é a distorção harmônica total (THD) que tem um limite pela norma IEEE 446 de 5%. No que se refere à frequência, tem-se um desvio máximo admissível de +0,5Hz (em torno de 60Hz), com uma máxima taxa de variação de 1Hz/s.

## 4 INVERSORES APLICADOS A SISTEMAS AUTOMOTIVOS

Vistas algumas formas de modulação, parte-se para o estudo das topologias básicas de inversores de fonte de tensão (*voltage source inverter* – VSI) encontrados na literatura, a saber: meia ponte, ponte completa e *Push-Pull*.

### 4.1 VSI em Meia-Ponte

O inversor meia ponte também é conhecido na literatura como inversor com Ponto Médio ou *Half-Bridge* (meia-ponte). A estrutura de potência desse tipo de inversor é apresentada na Figura 11a. Esta topologia é a mais simples e apresenta o menor número de componentes por utilizar apenas um braço inversor com um único par de chaves semicondutoras conectadas em antiparalelo com diodos de roda-livre utilizados para criar um caminho para corrente, quando a carga tiver característica indutiva. Por causa destes diodos, o inversor em meia-ponte pode alimentar tanto cargas lineares como não-lineares (indutivas) (MARTINS; BARBI, 2005).

Este circuito é utilizado em aplicações de baixa potência, pois o nível de tensão na carga é a metade que a aplicada por uma topologia em ponte completa (ver 4.2), resultando para mesma potência, uma corrente duas vezes maior (RASHID, 1999).

Uma característica deste inversor é a incapacidade de manter a tensão de saída nula, ou seja, a tensão somente pode assumir valores positivos ou negativos.

Visto que a fonte de tensão disponível em um sistema automotivo é proveniente da bateria, e que a mesma não dispõe de um ponto médio, o trabalho (MARTINS; BARBI, 2005) apresenta uma solução que consiste em criar um ponto médio através de um divisor capacitivo, como indicado na Figura 11b. Dois resistores idênticos, na ordem de  $M\Omega$ , são conectados em paralelo com os respectivos capacitores, responsáveis por assegurar uma divisão idêntica de tensão sobre os mesmos. Normalmente os valores dos capacitores são expressivos para garantir uma tensão praticamente constante em seus terminais. Os resistores apresentam uma segunda função, a de descarregar os capacitores quando a fonte CC for desligada.




Figura 11 Inversor Meia-Ponte

#### 4.1.1 Etapas de operação VSI meia-ponte

As etapas de operação de um inversor meia-ponte, com carga de característica RL, são apresentadas a seguir (MARTINS; BARBI, 2005; RASHID, 1999).

1ª Etapa (Figura 12a): A chave semicondutora  $S_1$  é posta em condução. A tensão nos terminais da carga RL (resistiva e indutiva) é  $+E/2$ . Durante este período a fonte de alimentação entrega energia à carga e a corrente de saída  $i_o$  cresce exponencialmente.

2ª Etapa (Figura 12b): Em  $t = T/2$  a chave semicondutora  $S_1$  é aberta. A presença da indutância de carga não permite alterações bruscas na corrente  $i_o$ , conseqüentemente a polaridade da indutância  $L$  é invertida para manter a corrente de carga no mesmo sentido, que a partir deste momento decresce exponencialmente. Com a inversão da polaridade da indutância de carga  $L$  o diodo  $D_2$  entra em condução, transferindo energia armazenada em  $L$  para a fonte CC. Esta etapa é denominada etapa de roda-livre. Observa-se uma inversão na polaridade da tensão aplicada à carga  $-E/2$ , enquanto a corrente  $i_o$  se mantém no mesmo sentido.

3ª Etapa (Figura 12c): Esta etapa tem início quando a corrente  $i_o$  se anula, provocando a entrada em condução da chave semicondutora  $S_2$ . A partir deste momento a corrente  $i_o$  inverte de sentido e continua sua evolução exponencial. A tensão nos terminais da carga RL permanece em  $-E/2$ . Nesta etapa a carga recebe energia da fonte.

4ª Etapa (Figura 12d): Em  $t = T$  a chave semicondutora  $S_2$  é aberta, provocando a condução do diodo  $D_1$  devido à presença da indutância da carga, iniciando novamente a etapa de roda-livre. Durante esta etapa a carga fornece energia a fonte. A corrente de carga decresce exponencialmente mantendo o mesmo sentido da etapa anterior. A tensão na carga é igual a  $+E/2$ . Esta etapa termina quando  $i_o$  se anula e a chave semicondutora  $S_1$  entra em condução, iniciando um novo ciclo de operação.




Figura 12 Etapas de operação de um VSI em Meia-Ponte

Segundo (RASHID, 1999), deve sempre haver um tempo de atraso mínimo entre a chave semicondutora que está bloqueada e o disparo da próxima chave semicondutora que entrará em condução, pois, caso as duas forem acionadas ao mesmo tempo, o circuito entrará em estado de curto circuito através delas. Portanto, em um circuito prático, o tempo máximo de condução será no máximo de  $T/2 - t_{atraso}$ .

#### 4.1.2 Análise matemática – PWM pulso único

As análises matemáticas feitas para esta topologia são embasadas pelas referências (AHMED, 2000; MARTINS; BARBI, 2005; RASHID, 1999; POMILIO, 2007).

Para o primeiro semiperíodo de operação ( $0 \leq t \leq T/2$ ) de uma carga RL, a equação da malha é apresentada pela equação (7).

$$\frac{E}{2} = R \cdot i_o(t) + L \frac{di_o(t)}{dt} \quad (7)$$

Desenvolvendo a equação (7), considerando condição inicial nula, ou seja, para  $t = 0 \Rightarrow i_o(t) = 0$ , será:

$$i_o(t) = \frac{E}{2R} \left( 1 - e^{-t/\tau} \right) \quad (8)$$

Onde  $\tau = L/R$  representa a constante de tempo no circuito.



Para  $t=T/2$ , o primeiro semiciclo é finalizado com a abertura da chave semicondutora  $S_1$ . Neste momento, de acordo com a equação (8), a corrente  $i_o(t)$  assume a seguinte expressão (9):

$$i_o(T/2) = \frac{E}{2R} \left( 1 - e^{-T/2\tau} \right) \quad (9)$$

O segundo semiciclo inicia em  $t=T/2$ , quando  $D_2$  entra em condução. A chave semicondutora  $S_2$ , mesmo habilitada a conduzir, se mantém bloqueada devido a presença da indutância  $L$ , que impede mudanças bruscas em  $i_o(t)$  cujo valor é máximo,  $I_{omax}$ . Após o bloqueio de  $S_1$  a f.e.m induzida na indutância  $L$  polariza diretamente o diodo  $D_1$  colocando-o em condução. Desta forma, a tensão nos terminais da carga inverte instantaneamente de polaridade, enquanto que a corrente  $i_o(t)$ , instantaneamente, não sofre qualquer alteração.

Tomando como referência, para o início da contagem do tempo, o início desta etapa, obtém-se o seguinte equacionamento (10):

$$\left. \begin{aligned} \frac{E}{2} &= R \cdot i_o(t) + L \frac{di_o(t)}{dt} \\ i_o(0) &= I_{omax} \text{ (condição inicial)} \end{aligned} \right\} \quad (10)$$

Cuja solução é apresentada em (11):

$$i_o(t) = -\frac{E}{R} \left( 1 - e^{-t/\tau} \right) + I_{omax} \cdot e^{-t/\tau} \quad (11)$$

Verifica-se ao fim deste segundo semiciclo a corrente de carga  $i_o(t)$  assume o valor  $-I_{omax}$ . Já no terceiro semiciclo tem-se novamente o valor  $I_{omax}$ , e assim por diante.

Logo, o sistema de equações que reproduz a evolução da corrente  $i_o(t)$ , em regime permanente, tomando como instante inicial zero ( $t = 0$ ) o momento de abertura das chaves semicondutoras comandadas ( $S_1$  ou  $S_2$ ), será:

$$\left. \begin{aligned} \frac{E}{2} &= R \cdot i_o(t) + L \frac{di_o(t)}{dt} \\ i_o(0) &= -I_{omax} \end{aligned} \right\} \quad (12)$$

Como solução tem-se:

$$i_o(t) = \frac{E}{2R} \left( 1 - e^{-t/\tau} \right) - I_{omax} \cdot e^{-t/\tau} \quad (13)$$

Para  $t = T/2 \Rightarrow i_o(t) = I_{omax}$ . Levando esse resultado em (13), obtém-se:

$$I_{omax} = \frac{E}{2R} \left( 1 - e^{-T/2\tau} \right) - I_{omax} \cdot e^{-T/2\tau} \quad (14)$$

A partir da expressão (14) é possível se obter o valor de  $I_{omax}$ .

$$I_{omax} = \frac{E}{2R} \left( \frac{1 - e^{-T/2\tau}}{1 + e^{-T/2\tau}} \right) \quad (15)$$

Substituindo a equação (15) na (13), obtém-se:

$$i_o(t) = \frac{E}{2R} \left( 1 - e^{-t/\tau} \right) - \frac{E}{2R} \left( \frac{1 - e^{-T/2\tau}}{1 + e^{-T/2\tau}} \right) e^{-t/\tau} ; \quad \frac{\{p / 0 \leq t \leq T/2\}}{\text{primeiro semiperíodo}} \quad (16)$$

Durante o semiperíodo de tensão negativa, a expressão da corrente  $i_o(t)$  será a mesma da (16) com sinais invertidos e tomando como referência zero para o início da contagem do tempo ( $t=0$ ), no momento em que a chave semicondutora  $S_I$  é bloqueada. Ou seja:

$$i_o(t) = -\frac{E}{2R} \left( 1 - e^{-t/\tau} \right) + \frac{E}{2R} \left( \frac{1 - e^{-T/2\tau}}{1 + e^{-T/2\tau}} \right) e^{-t/\tau} ; \quad \frac{\{p / 0 \leq t \leq T/2\}}{\text{Segundo semiperíodo}} \quad (17)$$

A tensão eficaz na carga é obtida através de:

$$E_{oef} = \left( \frac{1}{T} \int_0^T \frac{E^2}{4} dt \right)^{\frac{1}{2}} = \left( \frac{2}{T} \int_0^{T/2} \frac{E^2}{4} dt \right)^{\frac{1}{2}} = \frac{E}{2} \quad (18)$$

A tensão instantânea de saída pode ser expressa na série de Fourier como mostra a equação (19):

$$E_o(t) = \sum_{n=1,3,5,\dots}^{\infty} \frac{4E/2}{n\pi} \text{sen}(n\omega t) = \sum_{n=1,3,5,\dots}^{\infty} \frac{2E}{n\pi} \text{sen}(n\omega t) \quad (19)$$

Onde  $\omega = 2\pi f$  e  $f$  é a frequência da tensão de saída em rad/s. Para  $n=1$ , o valor eficaz da componente fundamental pode ser representado como:

$$E_{o1ef} = \frac{2E}{\sqrt{2\pi}} = 0,45E \quad (20)$$

A corrente instantânea na carga também pode ser expressa através da série de Fourier, como mostrado na próxima equação (21):

$$i_o(t) = \sum_{n=1,3,5,\dots}^{\infty} \frac{4E/2}{n\pi Z_n} \text{sen}(n\omega t - \theta_n) \quad (21)$$

Simplificando:

$$i_o(t) = \sum_{n=1,3,5,\dots}^{\infty} \frac{2E}{n\pi Z_n} \text{sen}(n\omega t - \theta_n) \quad (22)$$

Onde:

$$Z_n = \sqrt{R^2 + (n\omega L)^2} \quad \text{e} \quad \theta = \tan^{-1}\left(\frac{n\omega L}{R}\right) \quad (23)$$

A expressão da componente fundamental (n=1) adquire a seguinte forma.

$$i_{o1}(t) = \frac{2E}{\pi Z_1} \text{sen}(\omega t - \theta_1) \quad (24)$$

Sendo que:

$$Z_1 = \sqrt{R^2 + (\omega L)^2} \quad \text{e} \quad \theta_1 = \tan^{-1}\left(\frac{\omega L}{R}\right) \quad (25)$$

O valor eficaz é dado por:

$$I_{o1ef} = \frac{2E}{\pi Z_1 \sqrt{2}} = 0,45 \frac{E}{Z_1} \quad (26)$$

O valor da corrente eficaz de saída é obtido pela equação:

$$I_{oef} = \sqrt{\sum_{n=1,3,5,\dots}^{\infty} (I_{onef})^2} \quad (27)$$

A potência de saída fundamental (para n=1) será:

$$P_{o1} = E_{o1ef} \cdot I_{o1ef} \cdot \cos \theta_1 = R \cdot I_{o1ef}^2 \quad (28)$$

$$P_{o1} = \left( \frac{2E}{\pi Z_1 \sqrt{2}} \right)^2 R = 0,2 \left( \frac{E}{Z_1} \right)^2 R \quad (29)$$

A potência total de saída será:

$$P_o = \sum_{n=1,3,5,\dots}^{\infty} E_{onof} \cdot I_{onof} \cdot \cos \theta_n \quad (30)$$

Simplificando obtêm-se (31).

$$P_o = R \cdot I_{oef}^2 \quad (31)$$

### 4.1.3 Análise matemática – SPWM

A aplicação da série de Fourier na modulação senoidal a dois níveis é determinada examinando cada pulso. A largura dos pulsos segue uma variação senoidal. Logo, a tensão instantânea de saída expressa em série de Fourier é obtida da seguinte forma:

$$E_o = \sum_n^{\infty} E_{onmax} \text{sen}(n\omega t) \quad (32)$$

Onde  $n=2k+1$ , com  $k=0,1,2,3,\dots,\infty$ .

Para o  $m$ -ésimo pulso da tensão de saída o coeficiente de Fourier será:

$$E_{onm} = \frac{2E}{n\pi} [\cos n\delta_m + \cos n\delta_{m+1} - 2\cos n(\delta_m + \gamma_m)] \quad (33)$$

Cada coeficiente de Fourier  $V_{onmax}$  é a soma dos  $V_{onm}$  para os  $2p$  pulsos sobre um período.

$$E_{onmax} = \sum_{m=1}^{2p} E_{onm} \quad (34)$$

Pode-se concluir que esta topologia tem a vantagem de ser simples e de utilizar poucos componentes. Em contra partida, gera uma série de harmônicos indesejados, além dos semicondutores apresentarem maior nível de corrente devido à baixa tensão aplicada na carga.

## 4.2 VSI em Ponte Completa

A Figura 13 representa o circuito básico de potência de um inversor monofásico em ponte completa, também chamado de *Full-Bridge* (Ponte-completa), que é constituído por dois VSI em meia-ponte. Para esta topologia são necessárias quatro chaves semicondutoras, sendo cada uma conectada em antiparalelo com diodos de roda-livre.

As chaves semicondutoras são comutadas em pares em diagonal. Deste modo, ou as chaves semicondutoras  $S_1$  e  $S_2$  ou  $S_3$  e  $S_4$  são acionadas em um semiciclo ( $T/2$ ). Portanto, a fonte CC fica ligada de forma alternada à carga, em direções opostas.

Esta estrutura é recomendada para inversores de alta potência, pois a tensão aplicada à carga, portanto, a potência de saída, é o dobro do modelo meia ponte. Devido a esta característica, para uma dada potência, o dimensionamento dos semicondutores utilizados em um VSI em ponte completa é menor que um de meia-ponte (AHMED, 2000; MARTINS; BARBI, 2005; RASHID, 1999; MARTINS, 2006).

Os diodos são utilizados para garantir um caminho para a corrente, caso a carga apresentar característica indutiva. A condução dos diodos não afeta a forma da tensão desejada.




Figura 13 Inversor Ponte Completa

Esta topologia permite a implementação de PWM em três níveis, na qual se mantém um nível de tensão nulo sobre a carga durante uma parte do período. Estes intervalos de tensão nula são obtidos mantendo-se  $S_1$  conduzindo, desligando  $S_2$  e ligando  $S_4$ . Para uma carga indutiva, os diodos conduzem, dando continuidade à corrente. Com a corrente positiva, quando  $S_1$  desligar,  $D_4$  entrará em condução, aguardando o instante em que  $S_3$  e  $S_4$  comecem a conduzir, o que ocorrerá quando a corrente se inverter.

#### 4.2.1 Etapas de operação VSI ponte completa

Conforme (MARTINS; BARBI, 2005; RASHID, 1999) são apresentadas a seguir as etapas de operação de um inversor em ponte completa, com carga de característica RL.

1ª Etapa (Figura 14a): Nesta etapa as chaves semicondutoras  $S_1$  e  $S_2$  conduzem a corrente de carga. A tensão na carga é igual a  $+E$ . Durante esta etapa a fonte entrega energia à carga RL. A corrente  $i_o$  cresce exponencialmente.

2ª Etapa (Figura 14b): Em  $t=T/2$  as chaves semicondutoras  $S_1$  e  $S_2$  são bloqueadas, provocando a imediata condução dos diodos  $D_3$  e  $D_4$ . Na literatura esta etapa é conhecida como de etapa de roda-livre. A tensão na carga é  $-E$  e a corrente  $i_o$  decresce exponencialmente.

3ª Etapa (Figura 14c): Quando a corrente  $i_o$  se anula as chaves semicondutoras  $S_3$  e  $S_4$  entram em condução. A corrente  $i_o$  cresce exponencialmente em sentido contrário ao da primeira etapa. A tensão na carga continua sendo  $-E$ . Nesta etapa a fonte entrega energia à carga.

4ª Etapa (Figura 14d): Em  $t=T$  as chaves semicondutoras  $S_3$  e  $S_4$  são bloqueadas, provocando a imediata condução dos diodos  $D_1$  e  $D_2$  (roda-livre). A corrente de carga  $i_o$  decresce exponencialmente. A tensão na carga é agora  $+E$ . Esta etapa finaliza quando a corrente  $i_o$  se anula e as chaves semicondutoras  $S_1$  e  $S_2$  entram em condução, reiniciando a primeira etapa.




Figura 14 Etapas de operação de um VSI em Ponte Completa

#### 4.2.2 Análise matemática – PWM pulso único

As análises matemáticas feitas para esta topologia são embasadas pelas referências (AHMED, 2000; MARTINS; BARBI, 2005; RASHID, 1999; POMILIO, 2007).

As equações para esta topologia são expressas e deduzidas da mesma forma que as da topologia meia-ponte, a única diferença é a tensão de saída, que ao invés de ser  $E/2$  assume o valor de  $E$ . As equações fundamentais são apresentadas a seguir:

Tensão eficaz sobre a carga, (35):

$$E_{\text{ef}} = \left( \frac{2}{T} \int_0^{T/2} E^2 dt \right)^{\frac{1}{2}} = E \quad (35)$$

Tensão instantânea na carga, através da série de Fourier, (36):

$$E_o(t) = \sum_{n=1,3,5...}^{\infty} \frac{4E}{n\pi} \sin(n\omega t) \quad (36)$$

Onde  $\omega = 2\pi f$ . Para  $n=1$ , a equação (36) resulta no valor eficaz da componente fundamental da tensão de carga, como (37):

$$E_{o1ef} = \frac{4E}{\sqrt{2\pi}} = 0,9E \quad (37)$$

A taxa de distorção harmônica total da tensão na carga, pode ser definida pela equação:

$$THD_{E_o} = \frac{\sqrt{2}}{4 \sin \frac{\delta}{2}} \left[ \pi \delta - 8 \sin^2 \frac{\delta}{2} \right]^{1/2} \quad (38)$$

#### 4.2.3 Análise matemática – UPWM

Expressando o modulo da largura de pulso aplicado de um VSI em ponte completa:

$$\delta = \frac{\pi}{p} \quad (40)$$

Onde:

$$p = \frac{f_c}{2f} = \frac{m_f}{2} \quad (41)$$

A tensão eficaz de saída pode ser encontrada a partir de:

$$E_{oef} = \sqrt{\frac{1}{2\pi} 2p \int_0^{\delta} E^2 d\delta} = \sqrt{\frac{p}{\pi} E^2 \delta} \quad (43)$$

Simplificando:

$$E_{oef} = E \sqrt{\frac{p\delta}{\pi}} \quad (44)$$

A amplitude da componente de  $n$ -ésima harmônica da tensão de saída é encontrada através da equação (45).

$$E_{on\max} = \frac{p4E}{n\pi} \sin n \frac{\phi}{2} \sin \frac{n\delta}{2} \quad (45)$$

Sendo que  $\phi$  é obtido através da equação (46).

$$\phi = \frac{2p\pi - \delta p(p-1)}{4p(p+1)} \quad (46)$$

#### 4.2.4 Análise matemática – SPWM

A tensão instantânea de saída, da topologia em ponte completa, expressa em série de Fourier é dada por:

$$E_o = \sum_n^{\infty} E_{onmax} \text{sen}(n\omega t) \quad (47)$$

Onde,  $n=2k+1$ , com  $k=0,1,2,3,\dots,\infty$ .

O parâmetro  $V_{onmax}$  contém as informações relativas às larguras dos pulsos da tensão de saída, que variam segundo uma função senoidal. Desse modo,  $V_{onmax}$  é determinado considerando um par de pulsos, tal que o pulso positivo de duração  $\delta_m$  inicia em  $\omega t = \alpha_m$  e o negativo, de mesma largura, inicia em  $\omega t = \alpha_m + \pi$ . Logo, realizando as devidas manipulações matemáticas, obtém-se:

$$E_{onmax} = \sum_{m=1}^p \frac{2E}{n\pi} \text{sen}\left(\frac{n\delta_m}{2}\right) \cdot \left[ \text{sen} n\left(\alpha_m + \frac{\delta_m}{2}\right) - \text{sen} n\left(\alpha_m + \pi + \frac{\delta_m}{2}\right) \right] \quad (48)$$

Pode-se encontrar o valor da tensão eficaz de saída através de:

$$E_{oef} = E \sqrt{\sum_{m=1}^p \frac{\delta_m}{\pi}} = \frac{E_{onmax}}{\sqrt{2}} \quad (49)$$

Pode-se concluir que esta topologia tem a vantagem de gerar uma tensão de saída maior (dobro) que a meia-ponte, ao custo de necessitar mais duas chaves semicondutoras. Outra vantagem é a redução do conteúdo harmônico da tensão de saída, quando utilizada com modulação em três níveis.

#### 4.3 VSI Push-Pull

A estrutura de potência do inversor *Push-Pull* é apresentada na Figura 15, onde  $a=n_1/n_2$  representa a relação de transformação do transformador utilizado. Este inversor, um dos primeiros a ser empregado industrialmente (SANTANDER, 1993), é bem adaptado às baixas frequências e baixas potências, e apresenta as seguintes características:



- a) estrutura naturalmente isolada empregando um transformador com ponto médio no primário;
- b) emprega apenas uma fonte de alimentação CC;
- c) emprega apenas duas chaves semicondutoras comandadas;
- d) a carga é isolada da fonte de alimentação CC;
- e) a fonte de alimentação CC e as chaves semicondutoras estão ligadas na mesma referência (menor custo pois não necessita de fontes auxiliar isolada para cada chave semicondutora).

O fato da fonte de alimentação e as chaves semicondutoras estarem conectada na mesma referência dificulta a utilização de técnicas para evitar a saturação do transformador (MARTINS; BARBI, 2005).

Uma grande desvantagem desta topologia é que as chaves semicondutoras devem suportar uma tensão reversa de ao menos o dobro da tensão de alimentação CC. Portanto, esse circuito é recomendado para aplicações em baixas tensões (SANTANDER, 1993).




Figura 15 Inversor *Push-Pull*

#### 4.3.1 Etapas de operação de um Push-Pull

Conforme (MARTINS; BARBI, 2005; RASHID, 1999; SANTANDER, 1993), são apresentadas a seguir as etapas de operação de um inversor meia- ponte, com carga de característica RL.

1ª Etapa (Figura 16a): A chave semicondutora  $S_1$  é colocada em condução enquanto a  $S_2$  permanece bloqueada. A tensão  $+E$  é aplicada em metade do enrolamento primário. Por acoplamento indutivo a tensão  $E_o = +E/a$ , onde  $a = n_1/n_2$ , é aplicada nos terminais da carga  $RL$ . A corrente de carga  $i_o$  cresce exponencialmente. Durante esta etapa a fonte de alimentação CC fornece energia ao transformador, que por acoplamento indutivo transfere energia à carga.

2ª Etapa (Figura 16b): Em  $t=T/2$  a chave semicondutora  $S_1$  é aberta. Devido à presença da indutância na carga, a corrente  $i_o$  não pode variar instantaneamente. Logo, o enrolamento primário mantém a corrente. Para isso há uma inversão na polaridade dos enrolamentos do transformador que coloca em condução o  $D_2$ , transferindo energia para a fonte. A tensão aplicada à carga é  $E_o = -E/a$ . A corrente  $i_o$  decresce exponencialmente.

3ª Etapa (Figura 16c): Esta etapa tem início com a anulação da corrente  $i_o$ . Neste instante  $S_2$  é colocada em condução. A tensão nos terminais da carga continua sendo  $E_o = -E/a$ . A corrente de carga cresce exponencialmente. Durante esta etapa a fonte volta a transferir energia ao transformador, que por acoplamento indutivo transfere à carga.

4ª Etapa (Figura 16d): Em  $t=T$  a chave semicondutora  $S_2$  é aberta. Analogamente como à segunda etapa, o  $D_2$  entra em condução. A tensão nos terminais da carga continua sendo  $E_o = +E/a$ . A corrente de carga decresce exponencialmente. Esta etapa termina quando a corrente de carga se anula e a  $S_2$  entra em condução, dando início a um novo ciclo de operação.




Figura 16 Etapas de operação de um VSI *Push-Pull*

#### 4.3.2 Análise matemática

As equações para esta topologia são expressas e deduzidas da mesma forma que as da topologia meia-ponte, a única diferença está no fato que o equacionamento, para o circuito *Push-Pull*, deve considerar a presença do transformador, através da inclusão da relação de transformação  $a$ . Logo, a tensão de saída, assume o valor de  $E/a$ .

Este conversor apresenta basicamente as mesmas características que o inversor meia-ponte, com a vantagem de necessitar apenas de uma fonte de alimentação CC. Um ponto crítico desta topologia é a construção do transformador, pois este deve apresentar a mesma quantidade de espiras nos enrolamentos do primário. Sua utilização acrescenta a vantagem de isolar eletricamente o circuito, ao custo de reduzir o rendimento do inversor. Devido a utilização do transformador este inversor se torna mais volumosos e pesado.

#### 4.4 Isolação galvânica

A utilização de um transformador nos circuitos de potência acrescenta ao projeto uma isolação elétrica entre a fonte de alimentação e a carga, chamada de isolação galvânica. Essa isolação aumenta a segurança, sendo em determinados equipamentos um item obrigatório.

Para aplicações automotivas não existe uma regulamentação quanto à isolação galvânica, contudo o mercado praticamente impõe a utilização de um transformador (POWERBRAS, 2007; CS, 2007). Dessa forma, a isolação galvânica será um item obrigatório no desenvolvimento do inversor proposto.

O transformador, além de isolar a carga, proporciona a adequação da tensão de saída gerada pelo inversor. Um dos principais parâmetros para o projeto de um transformador qualquer é a frequência da componente fundamental da tensão de saída, que determina se o transformador será de baixa ou alta frequência (IRWIN, 2000).

A isolação em baixa frequência, 60Hz, apresentada na Figura 17, implica na necessidade de um transformador volumoso e pesado (núcleo de ferro laminado). Com a vantagem de se utilizar um transformador convencional (baixo custo) ligado a saída do inversor.





Figura 17 Isolação em baixa frequência

A isolação em alta frequência, apresentada na Figura 18, requer uma etapa de potência adicional, onde é utilizado um conversor CC-CC isolado em alta frequência. Sua vantagem é de reduzir significativamente o volume e o peso do transformador (núcleo de Ferrite) ao custo de aumentar o custo e a complexidade do projeto (SOUZA, 1994).



**Figura 18** Isolação em alta frequência

## 5 ESTUDO COMPARATIVO

Nesta seção será apresentado um estudo comparativo entre as topologias e métodos de modulação apresentados neste trabalho. Tem-se como base os dados adquiridos através de simulações no programa PSIM versão 7.1 demo (POWERSIM, 2007).

Consideram-se como parâmetros as seguintes condições para efetuar as simulações:


- potência de saída de 250W;
- tensão de saída 110V;
- frequência da portadora de 20KHz;
- carga resistiva;
- o índice de modulação é obtido de tal forma que o valor da componente fundamental seja igual para todas as simulações;
- os demais componentes são considerados ideais.

Como se pretende comparar somente a etapa inversora do circuito, será considerado que o conversor CC-CC isolado em alta frequência, citado na seção 4.4, elevará a tensão da bateria para 200V, sendo essa considerada contínua e invariante no tempo.

Mesmo levando em consideração a simplicidade de implementação, as altas taxas de harmônicos de baixa ordem gerados pela modulação PWM a dois níveis tornam ela inviável para esta aplicação, sendo assim descartada. E junto com ela também será descartada a topologia Meia-Ponte, que não permite modulação a três níveis, como visto na seção 4.1.

### 5.1 Ponte completa – PWM Pulso único

Apresenta-se na Figura 19, a simulação utilizada para o inversor em ponte completa, com tensão de saída modulada por largura de pulso único em três níveis. Para obter do valor da tensão de saída desejado, foi aplicado um índice de modulação igual a 0,83. O valor deste índice foi escolhido através do método de tentativa e erro.



**Figura 19 Simulação VSI em ponte completa com PWM pulso único**

A Tabela 1 apresenta as amplitudes das harmônicas de baixa ordem e múltiplas da frequência de comutação utilizada. Estas amplitudes foram adquiridas com a função de FFT (Transformada rápida de Fourier) do programa PSIM, e esta mesma metodologia será utilizada para as demais simulações.

**Tabela 1 Harmônicas geradas por PWM pulso-único**

|                 | Amplitude da harmônica (v) |                |                |                |                |     |     |     |     |
|-----------------|----------------------------|----------------|----------------|----------------|----------------|-----|-----|-----|-----|
|                 | 1 <sup>a</sup>             | 3 <sup>a</sup> | 5 <sup>a</sup> | 7 <sup>a</sup> | 9 <sup>a</sup> | 20k | 40k | 60k | 80k |
| PWM Pulso-único | 110                        | 82             | 40             | 2,7            | 21             | 0,7 | 0,4 | 0,3 | 0,1 |

Em virtude das harmônicas de mais baixa ordem serem elevadas o processo de filtragem é dificultado, devido ao elevado volume do filtro, conforme prevê a literatura.

5.2 Ponte completa – UPWM

Apresenta-se na Figura 20, a simulação proposta para o inversor em ponte completa, com tensão de saída modulada por UPWM. Para obter do valor da tensão de saída desejado, foi aplicado um índice de modulação igual a 0,84. Na Tabela 2 são apresentadas as amplitudes das harmônicas geradas. O índice de modulação foi obtido através do método de tentativa e erro.




Figura 20 Simulação VSI em ponte completa com UPWM

Tabela 2 Harmônicas geradas por UPWM

|      | Amplitude da harmônica (v) |    |    |    |    |     |     |     |
|------|----------------------------|----|----|----|----|-----|-----|-----|
|      | 1ª                         | 3ª | 5ª | 7ª | 9ª | 20k | 40k | 60k |
| UPWM | 110                        | 36 | 22 | 15 | 12 | 83  | 18  | 22  |

A amplitude das harmônicas de mais baixa ordem geradas por esta modulação, em comparação com a da seção anterior, é bem menor. Em contra partida, os de mais alta ordem são maiores comprovando o estudo feito na seção 2.3.2.



### 5.3 Ponte completa – SPWM

Apresenta-se na Figura 21, a simulação proposta para o inversor em ponte completa, com tensão de saída modulada por SPWM. Para obter o valor da tensão de saída desejado, foi aplicado um índice de modulação igual a 0,79. Na Tabela 3 são apresentadas as amplitudes das harmônicas. O índice de modulação foi obtido através do método de tentativa e erro.




Figura 21 Simulação VSI em ponte completa com SPWM

Tabela 3 Harmônicas geradas por SPWM

|      | Amplitude da harmônica (v) |                |                |                |                |     |     |     |     |
|------|----------------------------|----------------|----------------|----------------|----------------|-----|-----|-----|-----|
|      | 1 <sup>a</sup>             | 3 <sup>a</sup> | 5 <sup>a</sup> | 7 <sup>a</sup> | 9 <sup>a</sup> | 20k | 40k | 60k | 80k |
| SPWM | 110                        | 0,16           | 0,34           | 0,17           | 0,12           | 47  | 12  | 20  | 7   |

Pode-se ver com esta simulação que as harmônicas de mais baixa ordem têm uma amplitude significativamente menor que as apresentadas nas seções anteriores.

Tabela 4 Comparação das harmônicas geradas

|                 | Amplitude das harmônicas (v) |                |                |                |                |     |     |     |     |
|-----------------|------------------------------|----------------|----------------|----------------|----------------|-----|-----|-----|-----|
|                 | 1 <sup>a</sup>               | 3 <sup>a</sup> | 5 <sup>a</sup> | 7 <sup>a</sup> | 9 <sup>a</sup> | 20k | 40k | 60k | 80k |
| PWM Pulso-único | 110                          | 82             | 40             | 2,7            | 21             | 0,7 | 0,4 | 0,3 | 0,1 |
| UPWM            | 110                          | 36             | 22             | 15             | 12             | 83  | 18  | 22  | 16  |
| SPWM            | 110                          | 0,16           | 0,34           | 0,17           | 0,12           | 47  | 12  | 20  | 7   |

Levando em consideração o estudo teórico e as simulações efetuadas, pode-se concluir em concordância com (MOHAN; UNDELAND; ROBBINS, 2003), que a modulação SPWM é a que apresenta o menor conteúdo harmônico de baixa ordem, Tabela 4, sendo por esse motivo a escolhida para este trabalho.

Em relação à topologia, o *Push-Pull* apresenta uma desvantagem quando comparada a ponte completa, pois necessita de um transformador em baixa frequência (volumoso e pesado) e de difícil implementação. Esta desvantagem diverge da característica que pretende-se buscar como mobilidade, redução de peso e miniaturização. Sendo assim escolhida a topologia em ponte completa por suportar a modulação SPWM em três níveis e atender os requisitos citados anteriormente.

## 6 PROPOSTA

Segundo o estudo teórico e a análise realizada na seção 5, foi definida a implementação da topologia em ponte completa modulada por PWM senoidal por apresentar menor conteúdo harmônico de baixa ordem. A qual será implementada e analisada com as mesmas especificações da simulação, a saber:

- potência de saída de 250W;
- tensão de saída 110V;
- frequência da portadora de 20KHz;
- carga de teste resistiva.

A metodologia aplicada para o desenvolvimento deste sistema seguiu os seguintes critérios:

- a) levantamento dos componentes necessários, bem como especificação das suas características fundamentais;
- b) orçamento e compra dos componentes especificados;
- c) desenvolvimento das placas (fonte auxiliar, ponte retificadora, placa controladora, *drive* de acionamento, placa de potência);
- d) montagem do protótipo;
- e) aquisição dos resultados obtidos com o protótipo funcionando à tensão e carga nominal. Para isso, utilizando como meio de aquisição de dados, o Osciloscópio *Agilent Technologies - MSO6014A*.
- f) avaliação da conformidade dos dados adquiridos com os simulados e estipulados na proposta;


O sistema desenvolvido neste trabalho ficará a disposição no Laboratório de Eletrônica da UNIVATES. Levando isto em consideração, a montagem foi desenvolvida priorizando a modularidade, a simplicidade de operação e detecção de eventuais falhas ou defeitos.

Na Figura 22, são apresentados os blocos constituintes do sistema, a saber:

- fonte CC;
- inversor de frequência;
- fontes auxiliares;
- drive;

- placa controladora;
- carga.

Cada bloco será descrito e analisado individualmente no decorrer desta seção.




**Figura 22 Diagrama de blocos do sistema implementado**

### 6.1 Fonte CC

A fonte CC, ver Figura 22–I, tem a função de fornecer energia à carga a uma tensão de 200Vcc, valor este ótimo conforme (BARBI, 2005; POMILIO, 2007). Esta foi obtida através da retificação da tensão da rede elétrica, Figura 23. Na proposta original deste trabalho, esta tensão era obtida através de um conversor CA/CC isolado (*Push-Pull*), porém este não foi implementado, pois foi priorizada a análise da tensão senoidal da saída do inversor.


O isolamento da fonte em relação à carga será mantido através do Variac, porém em baixa frequência. Este tipo de isolamento ocasionou um aumento significativo no volume do projeto, ver seção 4.4. Assim a construção deste conversor fica como proposta para trabalho futuro.

A topologia do retificador utilizado foi de onda completa em ponte, com filtro capacitivo na saída. Este foi escolhido por apresentar menor tensão de ondulação (*ripple*) na saída e por estar disponível no Laboratório de Máquinas Elétricas da UNIVATES.



**Figura 23** Geração da tensão CC

O esquemático do circuito utilizado para esta etapa é apresentado na Figura 24. Para a construção desta ponte retificadora foram necessários os componentes listados na Tabela 5.




**Figura 24** Esquemático da ponte retificadora com filtro capacitivo

**Tabela 5** Componentes utilizados para placa retificadora

| Componentes          | Descrição    | Quantidade |
|----------------------|--------------|------------|
| $D_1, D_2, D_3, D_4$ | MUR 1520     | 4          |
| $C_1, C_2, C_3, C_4$ | 220uF - 400V | 4          |
| VARIAC               | 0-220V - 3A  | 1          |

Os diodos foram escolhidos devido sua disponibilidade no almoxarifado da UNIVATES.

Para esta etapa, foi necessário o desenvolvimento da seguinte placa de circuito impresso (PCI), ver Figura 25.




**Figura 25 Placa retificadora de potência**

Assumindo a tensão de saída em  $200V_{CC}$ , com potência nominal de 250W, pode-se calcular a tensão de ondulação através da equação (50):

$$E_{Ripple} = \frac{V_p - (2 \cdot V_{diodo})}{f \cdot C \cdot R} = \frac{210 - (1,4)}{120 \cdot (4 \cdot 220 \cdot 10^{-6}) \cdot 160} = 12 \text{ V} \quad (50)$$

Na Figura 26 é apresentado o resultado da simulação da ponte retificadora, com carga resistiva e tensão de entrada de  $207V_p$ , regulada pelo Variac.



**Figura 26 Simulação da tensão CC de saída**

Pode-se observar que o valor da tensão de ondulação simulada está em concordância com a calculada. Esta tensão de ondulação, mesmo sendo de baixo valor, irá contribuir negativamente na forma de onda senoidal da tensão de saída (SOUZA, 1994).

## 6.2 Fontes CC Auxiliares

As fontes CC auxiliares, ver Figura 22–II, são utilizadas para fornecer energia ao circuito de controle e *drives*. Neste trabalho foram utilizadas cinco fontes, sendo uma para placa controladora e quatro para os *drives*. A importância de alimentar os *drives* isoladamente deve-se pela característica da topologia ponte completa, Figura 13, que mantém as chaves semicondutoras em pontos de referência distintos. Caso fosse utilizada uma fonte somente, seria inserido um curto circuito entre as chaves semicondutoras.

Cada fonte é composta por um transformador isolador abaixador de 220V para 30V ou 18V, seguido de uma etapa retificadora de onda completa em ponte com filtro capacitivo e por ultimo um regulador de tensão, utilizado para estabilizar e regular a tensão em  $15V_{CC}$  para os *drives* e  $5V_{CC}$  para a placa controladora, como mostra a Figura 27




Figura 27 Partes constituintes da fonte auxiliar

O esquemático do circuito utilizado é apresentado na Figura 28. A única diferença entre a fonte do *drive* e da placa controladora é o regulador de tensão utilizado, Tabela 6.




Figura 28 Esquemático da fonte auxiliar

Tabela 6 Componentes utilizados para placa Fontes Auxiliares

| Componentes              | Descrição   | Quantidade |
|--------------------------|---|------------|
| $D_1, D_2, D_3, D_4$     | 1N4007  | 4          |
| $C_1$                    | 1000uF - 25V  | 1          |
| $C_5, C_2$               | 100nF - 25V   | 2          |
| $C_4$                    | 470uF - 25V   | 1          |
| $CI_1$                   | LM7815 (drive) e LM7805 (p. controladora)   | 1          |
| $R_1$                    | 1k2Ω - 1/4W (drive) e 330Ω - 1/4W (p. controladora)                                     | 1          |
| $TRANS_1$                | Transformador 15+15 220V 200mA (drive) e Transformador 9+9 220V 200mA (p. controladora) | 1          |
| $LED_1$                  | Verde 3mm   | 1          |
| $TP_0, TP_1, TP_2, TP_4$ | Ponto de teste  | 4          |

Para a implementação desta etapa, foi desenvolvido uma PCI, apresentada na Figura

29




Figura 29 Placa das fontes auxiliares

Assumindo a tensão de entrada de  $30V_{CA}$  e  $18V_{CA}$ , e que de cada fonte será consumido 0,5W, pode-se calcular a tensão de ondulação no estágio anterior ao regulador, através da equação (51) e (52):

$$E_{Ripple} = \frac{I}{fC} = \frac{0,33}{120 \cdot 1000 \cdot 10^{-6}} = 2,75 \text{ V} \quad (51)$$

$$E_{Ripple} = \frac{I}{fC} = \frac{0,1}{120 \cdot 1000 \cdot 10^{-6}} = 0,83 \text{ V} \quad (52)$$



Como é respeitada a mínima tensão de trabalho de ambos os reguladores (tensão de saída do regulador mais 2V), assume-se que esta a tensão de saída será de qualidade, ou seja, virtualmente sem ondulação.

### 6.3 Microcontrolador

A placa controladora, ver Figura 22–V, tem a finalidade de gerar o trem de pulso modulado em SPWM que acionam as chaves semicondutoras através dos *drives*. Para trabalho futuro, esta placa também será responsável por controlar e ajustar a tensão em um nível predefinido através de uma malha fechada de controle de tensão e corrente.

O microcontrolador utilizado foi o PIC 16F877A da Microchip®, Figura 30, com as seguintes características:

- a) Unidade Central de Processamento com arquitetura RISC (do inglês *Reduced Instruction Set Computer*);
- b) possui 35 palavras de instruções;
- c) velocidade operacional: máxima de 20 MHz de clock de entrada;
- d) até 8Kb de Memória de Programa FLASH;
- e) até 368 bytes de Memória de Dados RAM (do inglês *Random Access Memory*);
- f) até 256 bytes de Memória de Dados EEPROM (do inglês *Electrically-Erasable Programmable Read-Only Memory*);
- g) 3 TIMERS;
- h) um conversor analógico digital de 8 canais e 10 bits de resolução;
- i) porta serial;
- j) 33 pinos de entradas ou saídas;
- k) módulo PWM;
- l) modo econômico de energia (SLEEP).


O motivo que levou sua utilização, em primeiro lugar, foi por ele ser de fácil programação e possuir os recursos necessários para o desenvolvimento do protótipo do inversor, e em segundo, pela sua disponibilidade no Laboratório de Arquitetura de Computadores da UNIVATES.



**Figura 30 PIC 16F877A**

Devido a configuração das chaves semicondutoras em braço, Figura 13, serão utilizados somente dois pinos de saída do microcontrolador para gerar a modulação SPWM. Cada chave semicondutora de um mesmo braço, terá seu acionamento complementar em relação a outra.

Como o tempo de bloqueio das chaves semicondutoras não é nulo, deve-se assegurar que duas chaves semicondutoras do mesmo braço não sejam acionados ao mesmo tempo. Esta proteção evita o aquecimento e a possível queima dos mesmos. Para evitar este efeito foi inserido um tempo morto ( $T_m$ ) no seu acionamento, conforme mostra Figura 31.




**Figura 31 Circuito utilizado para obtenção do tempo morto**



Tabela 7 Componentes utilizados para placa Controladora

| Componentes  | Descrição           | Quantidade |
|--|---------------------|------------|
| $D_1$  | 1N4007              | 1          |
| $D_2, D_3, D_4, D_5, D_6$                              | 1N4148              | 5          |
| $R_1, R_{10}, R_{11}, R_{12}, R_{13}$                  | 330 $\Omega$ - 1/4W | 5          |
| $R_2$  | 10k $\Omega$ - 1/4W | 1          |
| $R_3, R_4, R_5, R_6$                                   | 100 $\Omega$ - 1/4W | 4          |
| $R_7, R_8, R_9$  | 1k $\Omega$ - 1/4W  | 3          |
| $C_1, C_2, C_3$  | 100nF - 25V         | 3          |
| $C_4$  | 470uF - 25V         | 1          |
| $C_5$  | 10uF - 25V          | 1          |
| $C_6, C_7, C_8, C_9$                                   | 1uF - 25V           | 4          |
| $C_{10}, C_{11}$                                       | 15pF - 25V          | 2          |
| $C_{12}, C_{13}, C_{14}, C_{15}$                       | 1nF - 25V           | 4          |
| $OSC_1$  | 20MHz               | 1          |
| $CI_1$   | MAX232              | 1          |
| $CI_2, CI_3$   | 74S04               | 2          |
| $U_1$  | PIC 16F877A         | 1          |
| $LED_1, LED_2, LED_3, LED_4,$<br>$LED_5, LED_6, LED_7$ | Verde 3mm           | 7          |


Com a finalidade de implementar esta etapa, foi desenvolvido uma PCI, apresentada na Figura 33.



**Figura 33 Placa controladora do Inversor monofásico**

A programação do microcontrolador foi realizada na linguagem C, utilizando o compilador *CCS C Compiler*®. Este programa encontra-se no Apêndice A, totalmente comentado.

Na Figura 34 é apresentado o fluxograma do programa principal.



**Figura 34 Fluxograma do programa principal**

O vetor de senos utilizado para controlar a largura dos pulsos da modulação SPWM é gerado através da informação das frequências de trabalho do microcontrolador (5MHz); da tensão de saída (60Hz); e da portadora da modulação (20KHz). Também é levado em consideração o índice de modulação ( $I_{mod}$ ) aplicado. A equação para cada posição,  $x$ , do vetor é apresentada em (54).

$$VETOR[x] = sen \left( x \cdot \frac{2\pi \cdot f_{saida}}{f_{mod}} \right) \cdot \left( \frac{f_{micro}}{f_{mod}} \cdot I_{mod} \right) \quad (54)$$

A quantidade de posições do vetor,  $x_{max}$ , é definida através da equação (55). Para otimizar a utilização da memória do microcontrolador, somente será armazenado o valor dos senos correspondentes a um quarto do período da tensão de saída, Figura 35 - “I parte”. As partes seguintes, da tensão de saída, são geradas a partir do espelhamento do vetor gerado para a primeira parte. Conforme indicação das setas da Figura 35.

$$x_{\max} = \left( \frac{f_{\text{mod}}}{f_{\text{saída}}} \right) \cdot \left( \frac{1}{4} \right) \quad (55)$$





Figura 35 Um período da tensão de saída

Após o cálculo do vetor de senos, o Timer 2 do microcontrolador é configurado e habilitado tendo como base a frequência de modulação e de trabalho do microcontrolador, através da equação (56).

$$\text{Período Timer 2} = \left( \frac{f_{\text{micro}}}{f_{\text{mod}}} \right) \quad (56)$$

O Timer 2 será responsável por manter a frequência de modulação constante em 20KHz. O fluxograma da Figura 36, representa a rotina acionada após o estouro da interrupção do Timer 2 do microcontrolador.



**Figura 36 Fluxograma do bloco secundário**


Quando houver uma interrupção provocada pelo Timer 2, primeiramente será ativado a chave semicondutora correspondente a parte alta do ciclo (E ou -E), e após é efetuada uma comparação do valor do Vetor com o valor atual do Timer 2, com a finalidade de zerar a tensão de saída. Ao final também é feito um controle sobre qual a parte do período está sendo tratada.

O pulso da tensão de saída não será centrado, ver seção 2.3.3, visando reduzir o custo computacional envolvido. A desvantagem desta escolha será a inclusão de certos harmônicos indesejados, que serão apresentados na próxima seção.

#### 6.4 Drive


O *drive*, ver Figura 22–IV, tem a função de isolar e acionar uma chave semicondutora de potência, Figura 37. A entrada do *drive* é do tipo TTL (do inglês *Transistor-Transistor Logic*) (0 – 5V) e sua tensão de saída de 15V, tensão esta suficiente para acionar uma chave semicondutora. Este circuito foi desenvolvido na UFSM, pelo Grupo de Eletrônica de Potência e Controle – GEPOC [16].





**Figura 37 Drive para acionamento de chaves semicondutoras**

O esquemático do circuito montado é apresentado na Figura 38 e a lista de componentes utilizados se encontram na Tabela 8.




**Figura 38 Esquemático do *drive* opto-isolado**

Tabela 8 Componentes utilizados para placa *Drive*

| Componentes          | Descrição               | Quantidade |
|----------------------|-------------------------|------------|
| $C_1$                | 1000uF - 25V            | 1          |
| $C_2, C_5$           | 100nF - 25V             | 2          |
| $C_3, C_6$           | 1nF - 25V               | 2          |
| $C_4$                | 100uF - 16V             | 1          |
| <i>LED</i>           | Verde 3mm               | 1          |
| $D_1, D_6$           | 1N4148                  | 2          |
| $D_2$                | 1N4733 - 5,1V           | 1          |
| $CI_1$               | HP2601                  | 1          |
| $R_1$                | 1k2 $\Omega$ - 1/4W     | 1          |
| $R_2$                | 220 $\Omega$ - 1/4W     | 1          |
| $R_3, R_4$           | 560 $\Omega$ - 1W       | 2          |
| $R_5, R_6, R_9$      | 1k $\Omega$ - 1/4W      | 3          |
| $R_7$                | 100 $\Omega$ - 1/4W     | 1          |
| $R_8$                | 10 $\Omega$ - 1/4W      | 1          |
| $T_1$                | 2N2222                  | 1          |
| $T_2$                | BD135                   | 1          |
| $T_3$                | BD136                   | 1          |
| $T_4$                | 1N2907                  | 1          |
| $CN_1, CN_2$         | Jack P4 2.1mm 90° p/ CI | 2          |
| $TP1, TP2, TP3, TP4$ | Ponto de teste          | 4          |

Com a finalidade de implementar esta etapa, foi desenvolvido uma PCI, apresentada na Figura 39.



**Figura 39** Drive para acionamento de chaves semicondutoras

O circuito é alimentado por uma fonte de 15V filtrada e estabilizada pelos capacitores  $C_1$  e  $C_2$ . O sinal de entrada TTL primeiramente passa por um estágio de filtragem através do capacitor  $C_3$  e do resistor  $R_2$ , excitando o diodo Led interno do optoisolador, que é protegido pelo diodo  $D_1$ . Os componentes  $R_3$ ,  $D_2$ ,  $C_4$  e  $C_5$  foram utilizados devido a necessidade de uma fonte de 5V na saída do optoisolador, sendo esta regulada pelo diodo zener  $D_2$ . O resistor  $R_5$  foi utilizado devido a recomendação na folha de dados (*datasheet*) do optoisolador. Como o optoisolador tem sua saída invertida, foi implementado um estágio inversor com o transistor  $T_1$  e o resistor  $R_4$ .

Com a saída já isolada e não invertida, o último passo foi a montagem de um estágio de amplificação de potência obtido através dos transistores  $T_2$ ,  $T_3$ , e resistores  $R_8$  e  $R_7$  (limitador de corrente). O resistor  $R_8$  influencia na velocidade de resposta do *drive* (quanto maior o resistor mais lento ele fica). Para auxiliar na abertura do transistor  $T_3$  foi inserido um transistor rápido  $T_4$ .

A forma de onda simulada da tensão de entrada TTL modulada a 20kHz, e sua respectiva saída são apresentadas na Figura 40. Para esta simulação foi utilizado o programa Multisim da National Instruments.




Figura 40 Simulação da placa *Drive* - Canal 1: Tensão de Entrada , Canal 2: Tensão de saída

## 6.5 Placa de Potência

A placa de potência, ver Figura 22–II, é constituída pelas chaves semicondutoras que compõem o inversor em ponte completa e pelo filtro LC (indutivo capacitivo) passa-baixa. O diagrama de blocos desta etapa é demonstrado na Figura 41.




Figura 41 Placa de potência

O esquemático do circuito desenvolvido encontra-se na Figura 42 e a lista de componentes utilizados na Tabela 9.




Figura 42 Esquemático da placa de potência

Tabela 9 Componentes utilizados para placa de potência

| Componentes  | Descrição                      | Quantidade |
|--|--------------------------------|------------|
| $Q_1, Q_2, Q_3, Q_4$   | IRG4BC15UD                     | 4          |
| $C_1, C_2$   | 2,2uF - 250V                   | 2          |
| $C_3, C_4$   | 3,3uF - 250V                   | 2          |
| $Comando_1,$<br>$Comando_2,$<br>$Comando_3,$<br>$Comando_4,$ | Jack P4 2.1mm 90° p/ CI        | 4          |
| $Fil\_L1$ e $Fil\_L2$  | 1mH - 2,8A – Núcleo de Ferrite | 2          |
| $CON_1, CON_2,$<br>$OUT_1, OUT_2,$<br>$OUT_3$                | Conector banana fêmea 2mm      | 5          |

O tipo da chave semicondutora utilizada foi o IGBT (do inglês *Insulated Gate Bipolar Transistor*), devido sua disponibilidade no almoxarifado da UNIVATES. O IGBT destaca-se pelas características de baixa queda de tensão no estado de condução e pelo bom desempenho em alta frequência de comutação (POMILIO, 2007).

O IGBT utilizado apresenta a vantagem de ter um diodo reversamente polarizado no próprio encapsulamento (diodo de roda livre, ver Figura 13), evitando assim a necessidade de mais um componente na placa desenvolvida.

A operação do IGBT é muito similar à dos MOSFETs de potência. Para colocá-lo no estado de condução, basta polarizá-lo positivamente no terminal do coletor em relação ao terminal do emissor.

O projeto do filtro LC foi realizado levando-se em consideração a frequência de corte de 2kHz e valores comerciais de capacitores.

Para redução de custos, o dissipador foi reaproveitado de outra fonte (sucata) sendo ele superdimensionado, o projeto correto do dissipador fica como proposta de um trabalho futuro.

Para esta etapa, foi desenvolvida uma PCI onde foram dispostos os componentes conforme a Figura 43. Todas as trilhas foram estanhadas, visando a utilização desta mesma placa, em trabalhos futuros, para maiores potências.




Figura 43 PCI de potência

## 7 RESULTADOS EXPERIMENTAIS

Com o objetivo de validar a proposta apresentada na seção 6, serão apresentados no decorrer desta seção os resultados experimentais obtidos através do protótipo implementado com as mesmas especificações citadas na seção 6. Estes testes foram efetuados no Laboratório de Automação Industrial da Univates.

### 7.1 Fonte CC

A forma de onda da tensão de saída da fonte CC, com carga nominal resistiva, é apresentada na Figura 44. Devido a queda de tensão nos diodos de potência, o Variac foi ajustado de tal forma a fornecer uma tensão de  $208V_p$  à ponte retificadora.





Figura 44 Tensão de saída da fonte CC

Observa-se que a tensão de saída está em conformidade com a calculada e simulada na seção 6.1. Deve-se destacar que a ondulação de tensão no barramento CC irá ter um impacto negativo na distorção harmônica da tensão CA de saída, gerando uma harmônica na frequência de ondulação do retificador (120Hz).

## 7.2 Fontes CC Auxiliares

A forma de onda da tensão de saída das fontes auxiliares com carga nominal é apresentada na Figura 45. Observa-se que a tensão de ondulação de ambas as fontes são desprezíveis. Os dados estão em concordância com o calculado e visto na seção 6.2.



**Figura 45** Valor da tensão de saída da fonte auxiliar: Canal 1 - 15V; Canal 2 - 5V

Durante os experimentos, foi constatado que o regulador de tensão da fonte auxiliar de 5V encontrava-se constantemente a uma temperatura elevada. Para reduzir o risco de queimar o componente, foi incluído um dissipador de calor junto ao mesmo. Este problema deve-se pelo elevado valor da tensão de entrada retificada e pela corrente de saída.

## 7.3 Placa Controladora

Na placa controladora, encontra-se o circuito responsável pelo tempo morto. Pode-se observar na Figura 46, que o tempo morto está em conformidade com o calculado na seção 6.3. Este tempo morto causa uma redução da razão cíclica efetiva do inversor que implica na distorção da forma de onda da tensão de saída no cruzamento por zero. Este problema aumenta a distorção harmônica da tensão de saída.

Os sinais demonstrados na Figura 46, são de um mesmo braço do inversor em ponte completa. Observa-se que eles são complementares.







Figura 46 Tempo morto: Canal 1 – Saída para S1 , Canal 2 – Saída para S2

O nível da tensão de saída (14,6V) também se encontra em conformidade com o projetado para esta etapa.

#### 7.4 Drive

Na Figura 47 é apresentada a resposta de um dos *drive* a um degrau de entrada. Observa-se que o *drive* também apresenta um tempo de atraso, que neste caso é indesejado.


Neste experimento a soma total do tempo morto da placa controladora com o tempo de atraso do *drive* fica em torno de 600ns.



**Figura 47** Tempo de atraso: Canal 1 - Degrau de entrada, Canal 2 – Resposta de saída


## 7.5 Placa de Potência

A Figura 48 demonstra o trem de pulsos na entrada da placa de Potência, gerados conforme a modulação SPWM, com índice de modulação de 0,80. Nesta figura pode-se observar que no Canal 1 encontra-se a entrada do comando da chave semicondutora Q2, enquanto o Canal 2 o comando da chave semicondutora Q4. Foram escolhidos estes pontos de teste, pois estas chaves se encontram no mesmo ponto de referência.



**Figura 48 Trem de pulsos SPWM: Canal 1 – Entrada da Q2, Canal 2 – Entrada da Q4**


Ajustando a tensão de entrada em 200Vcc (pela Fonte CC) e configurando o índice de modulação de 0,80 é obtido a forma de onda na saída para carga de  $100\Omega$ , conforme Figura 49. Deve-se destacar que a potência de saída é de 120W.



**Figura 49 Tensão de saída**

Como era previsto, a tensão de saída sofre uma distorção na passagem por zero devido a soma do tempo morto da placa microcontrolada com o do *drive*. Esta tempo de atraso reduz a razão cíclica efetiva. Para minimizar este efeito estão sendo feitos ajustes no valor dos componentes utilizados na placa microcontrolada.


A ondulação de alta frequência no pico da tensão de saída pode ser visto na Figura 50. Esta amplitude é proporcional ao filtro utilizado. Porém existe um compromisso, pois quanto maior o filtro mais pesado e caro ficaria o projeto, além de prejudicar a resposta dinâmica do inversor. Optou-se então por utilizar um filtro de reduzido tamanho.



**Figura 50 Ondulação no pico da tensão de saída**

Durante os experimentos foi constatada uma elevada temperatura no núcleo do indutor do filtro de saída, que impossibilitou testes a potência nominal. Este efeito deve-se a saturação do núcleo pela alta frequência (ver Figura 50) da modulação utilizada. Para resolver este problema, este indutor será trocado por um de núcleo de ferrite que está em fase de prototipação.

Visando observar a qualidade da tensão gerada por este inversor, foi utilizada a função da Transformada Rápida de Fourier (FFT) do osciloscópio utilizado, conforme Figura 51.



**Figura 51 FFT aplicada a tensão de saída (baixa ordem)**

Observa-se que a frequência da harmônica fundamental está em 60Hz, como previsto na seção 5.3. Destaca-se também uma harmônica de baixa frequência em 120Hz, devido a ondulação do barramento CC que não havia sido considerado nas simulações efetuadas. Para minimizar esta ondulação deve-se melhorar o estágio de entrada do inversor.

Na Figura 52 apresenta-se o perfil harmônico de alta frequência da tensão gerada. Consta-se que existem picos de harmônicos em torno da frequência de modulação, como estudado na seção 2.3.3.





Figura 52 FFT aplicada a tensão gerada pelo inversor (alta ordem)

Visando uma comparação com um inversor comercial (*Ultra Compact Inverter – Power Inverter*; potência de saída de 200W; tensão de saída 110Vca), apresenta-se na Figura 53 e 54 o perfil harmônico de baixa e elevada ordem respectivamente. Observa-se que a técnica utilizada para gerar a tensão alternada é de pulso único modulada a 3 níveis.



Figura 53 FFT aplicada a tensão gerada pelo inversor comercial (baixa frequência)



**Figura 54 FFT aplicada a tensão gerada pelo inversor comercial (alta frequência)**

Tendo como base as informações adquiridas pelo Osciloscópio e processadas pelo programa SIMVIEW® [13] apresenta-se as Tabelas 10 e 11. Onde na Tabela 10 encontra-se a amplitude dos principais harmônicos e na Tabela 11 é apresentada a THD da tensão de saída de ambos os inversores.

**Tabela 10 Comparação das harmônicas geradas**

|                      | Amplitude das harmônicas (v) |                |                |                |     |
|----------------------|------------------------------|----------------|----------------|----------------|-----|
|                      | 1 <sup>a</sup>               | 3 <sup>a</sup> | 5 <sup>a</sup> | 7 <sup>a</sup> | 20k |
| Sistema desenvolvido | 112                          | 11             | 6              | 4              | 1   |
| Sistema comercial    | 110                          | 26             | 11             | 24             | 0,5 |

**Tabela 11 Comparação da THD**

|                      | THD |
|----------------------|-----|
| Sistema desenvolvido | 11% |
| Sistema comercial    | 34% |

Observa-se que a amplitude dos harmônicos de baixa ordem e a THD do inversor comercial são maiores que o da implementação desenvolvida, o 3<sup>a</sup> harmônico da tensão de saída teve uma redução de aproximadamente 43% e a THD de 33% em relação ao inversor comercial. Essa redução comprova o estudo realizado.

## 8 CONCLUSÃO

O presente trabalho apresenta o desenvolvimento de um inversor em ponte completa, modulado por SPWM, de baixo custo aplicado a Sistemas de Transportes. Para a realização do mesmo, foi necessário um estudo aprofundado sobre as técnicas de modulação da tensão de saída e as principais topologias de inversores.

Na implementação deste projeto foram desenvolvidas placas de potência, comando, *drive*, entre outras. Para o controle da tensão de saída foi utilizado o microcontrolador PIC 16F877A. Através deste sistema é gerado a tensão de saída três níveis (SPWM).

Os inversores que utilizam a modulação SPWM apresentam a vantagem de ser menos volumosos e mais compactos devido ao seu baixo volume do filtro, quando comparados a outras técnicas.

Para validação deste estudo teórico foram obtidos os resultados experimentais em um protótipo de 110V<sub>ca</sub>, 60Hz, 250W modulado em 20kHz. Através da análise da tensão de saída verificou-se que a THD da tensão de saída foi de 11% e a amplitude dos harmônicos de baixa ordem foram reduzidos.

Para fins de comparação foi analisado um inversor comercial com especificações semelhantes, que apresenta a forma de onda de saída em três níveis, porém modulado a pulso único. Comparando o conteúdo harmônico do sistema implementado pode-se verificar a significativa melhoria no espectro harmônico da tensão gerada (redução de aproximadamente 33% na THD), sendo esta a principal contribuição deste trabalho.

Na etapa de implementação e testes finais foi observado o aquecimento demasiado do indutor do filtro de saída, que impossibilitou à obtenção dos resultados a potência nominal. A tensão de ondulação do barramento CC junto com o tempo morto (placa de controle) e atraso (*drive*) acabaram penalizando o resultado experimental.

Durante o transcorrer deste trabalho optou-se por implementar o sistema de uma forma modular visando sua utilização futura no Laboratório de Automação Industrial para fins de pesquisa, ensino e extensão.

Para trabalhos futuros pode-se implementar malhas de controle de tensão e corrente, visando melhorar a qualidade do inversor.

Portanto, de acordo com o que foi exposto pode-se concluir que o desempenho apresentado pelo protótipo atingiu os critérios pré-estabelecidos, ou seja, implementar um circuito que apresente menor conteúdo harmônico na tensão de saída.



Este trabalho possibilitou a prática dos ensinamentos obtidos na Universidade, além da obtenção de novos conhecimentos necessários ao pleno êxito do projeto.



## REFERÊNCIAS

- [1] AHMED, A.: **Eletrônica de Potência**; tradução Bazán Tecnologia e Linguística; revisão técnica de MARTINO, J. A. – São Paulo: Pearson Prentice Hall, 2000.
- [2] MARTINS, D. C.; BARBI I.: **Eletrônica de Potência: introdução ao estudo dos conversores CC-CA** – Florianópolis: Ed. dos Autores, 2005.
- [3] RASHID, M. H.: **Eletrônica de Potência: circuitos, dispositivos e aplicações**; tradução FAVATO, C. A.; revisão técnica JÚNIOR, A. P. – São Paulo: Makron Books, 1999.
- [4] MOHAN, N.; UNDELAND, T. M.; ROBBINS W. P.: **Power Electronics, Converters, Applications and Design**, 3rd Edition – USA: John Wiley & Sons, 2003.
- [5] MARTINS, G. M.: **Desenvolvimento de conversor comutado em baixa frequência para aplicação em sistemas de geração distribuída baseados em células a combustível** – Campinas: Dissertação de Doutorado – UNICAMP, 2006.
- [6] POWERBRAS Indústria Eletrônica Ltda. Disponível em <<http://www.powerbras.com.br/inversores.htm>>. Acessado em novembro de 2007.
- [7] CS Indústria Eletrônica Ltda. Disponível em <<http://cseleetro.tsi.inf.br:8080/index.php>>. Acessado em novembro de 2007.
- [8] POMILIO, J. A.: **Eletrônica de Potência**, 3a Ed. – Campinas : Material didático da Pós-graduação – UNICAMP, 2007.
- [9] HOLTZ, J., **Pulse width Modulation - A Survey**. IEEE Trans. Ind. Electr., vol. 39, dezembro 1992.
- [10] IEEE Recommended Practice for Electronics for Emergency and Standby Power Systems for Industrial and Commercial Applications, ANSI/IEEE (IEEE Orange Book) **Std. 446**, 1995.
- [11] ALVES, G. M.: **Medição de Distorção Harmônicas em um Sistema de Energia Elétrica** – Campinas: Dissertação de Mestrado – UNICAMP, 1997.
- [12] SANTANDER, A. C. A.: **Inversor Push-Pull a três pulsos** – Florianópolis: Dissertação de Mestrado – UFSC, 1993.
- [13] **Powersim Inc.**. Disponível em <<http://www.powersimtech.com>>. Acessado em novembro de 2007.

[14] IRWIN, J. D.: **Análise de Circuitos em Engenharia**; revisão técnica de Antonio Pertence Júnior – São Paulo: Pearson Education do Brasil Ltda., 2000.

[15] SOUZA, F. A.: **Estudo e implementação de um conversor CC-CA para UPS de pequena potência** – Florianópolis: Dissertação de Mestrado - UFSC, 1994.

[16] Grupo de Eletrônica de Potência e Controle - **GEPOC** da Universidade Federal de Santa Maria - UFSM: Disponível em <<http://www.ufsm.br/gepoc>>. Acessado em dezembro de 2008.



## APÊNDICE

## APÊNDICE A – Programa do microcontrolador

Neste apêndice é apresentado o programa desenvolvido na linguagem C para o compilador PIC PCW – CCS utilizando neste trabalho. O microcontrolador utilizado foi o PIC 18F2331.

```
#include <16F877A.h>

#FUSES NOWDT           //No Watch Dog Timer
#FUSES HS               //High speed Osc (> 4mhz)
#FUSES NOPUT           //No Power Up Timer
#FUSES NOPROTECT       //Code not protected from reading
#FUSES NODEBUG         //No Debug mode for ICD
#FUSES NOBROWNOUT     //No brownout reset
#FUSES NOLVP           //No low voltage prgming, B3(PIC16) or B5(PIC18) used for I/O
#FUSES NOCPD           //No EE protection
#FUSES NOWRT           //Program memory not write protected

#use delay(clock=20000000)
#use rs232(baud=57600,parity=N,xmit=PIN_C6,rcv=PIN_C7,bits=8)

#use fast_io (A) //Inicialização rápida das portas
#use fast_io (B)
#use fast_io (C)
#use fast_io (D)
#use fast_io (E)

#define FREQUENCIA_PIC 20000000
#define FREQ_CICLO      FREQUENCIA_PIC/4
#define MAX_VETOR       96

#define S1_S2            PIN_D0
#define S3_S4            PIN_D1

int1 positivo;
int1 evento;
int8 vet_a[MAX_VETOR]; // vetor de senos utilizados para controlar a modulação
int8 a;
int8 contador;         // contador
int8 meio_periodo;     // 1/2 periodo
int8 um_quarto_periodo; // 1/4 periodo
int8 estado;           // indica em que 1/4 da onda está sendo sintetizado no momento
int8 indice_modulacao; // indice de modulação do SPWM
int16 frequencia_saida; // Frequencia da tensao de saida (60Hz)
int16 cl_maq_pd_ind_mod; // quantidade de ciclos de maquina por periodo aplicando o indice de modulacao
int16 freq_modulacao;   // frequencia de modulação SPWM (Hz)
int16 periodo_total;    // Qtd de periodos em um ciclo da frequencia de saida
int16 ciclos_maq_periodo; // quantidade de ciclos de maquina por periodo
float angulo_por_periodo; // angulo correspondente a um periodo da modulação
```

```

#include <V1.0.h>
#include <math.h>

//*****//
//   Rotina que trata a interrupção do Timer 2   //
//*****//
//   +
//   -----
//   |   |   Ciclo de acionamento:
//   S1   S3   S1 e S4 (Positivo)
//   ~|   |~   S2 e S4 (Zero)
//   |   |   S2 e S3 (Negativo)
//   S2   S4   S2 e S4 (Zero)
//   |   |
//   -----
//   -
//
//   S1_S2 = S1 e S2   S1_S2 = S1 E S2
//
//   S3_S4 = S3 e S4   S3_S4 = S3 E S4
//
//*****//

#int_TIMER0
void TIMER0_isr(void)
{
    output_d(0x00);
}

#int_TIMER2
void TIMER2_isr(void)
{
    if (positivo) {
        output_high(S1_S2);
        set_timer0(a);
    } else {
        output_high(S3_S4);
        set_timer0(a);
    }
    evento = 1;
}

void main()
{
    //*****//
    //           Configuracao           //
    //*****//
    setup_adc_ports(NO_ANALOGS);
    setup_adc(ADC_OFF);
    setup_psp(PSP_DISABLED);
    setup_spi(SPI_SS_DISABLED);
    setup_timer_0(RTCC_INTERNAL/RTCC_DIV_1);
    setup_timer_1(T1_DISABLED);
    setup_ccp1(CCP_PWM);
    setup_ccp2(CCP_PWM);
    set_pwm1_duty(100);
    set_pwm2_duty(100);
}

```

```

setup_comparator(NC_NC_NC_NC);
setup_vref(FALSE);
set_tris_b(0);
set_tris_d(0);

output_b(0);
output_d(0);

//*****
//      Identificacao      //
//*****
printf("\n\r");
printf("*****\n\r");
printf("\n\r");
printf("UNIVATES\n\r");
printf("Engenharia de Controle e Automacao\n\r");
printf("INVERSOR MONOFASICO\n\r");
printf("Trabalho de Conclusao de Curso 2008/A\n\r");
printf("Henrique Tiggemann\n\r");
printf("\n\r");
printf("*****\n\r");
delay_ms(1000);

//*****
//Inicilizando os valores definidos na proposta do trabalho //
//      SPWM em 20Khz com indice de modulacao de 0,57      //
//*****

indice_modulacao = 57;           // Indice de modulacao
freq_modulacao   = 19920;        // Frequencia da portadora
frequencia_saida = 60;           // Frequencia da tensao de saida
periodo_total    = freq_modulacao/frequencia_saida; // Qtd de periodos em um ciclo da tensao de saida
meio_periodo     = periodo_total/2; // Meio periodo
um_quarto_periodo = periodo_total/4; // Um quarto do periodo
angulo_por_periodo = (pi/2)/um_quarto_periodo; // Valor do angulo em um periodo da SPWM
ciclos_maq_periodo = FREQ_CICLO/freq_modulacao; // Qtd de ciclos de maquina em um periodo da
SPWM
cl_maq_pd_ind_mod = (ciclos_maq_periodo*indice_modulacao)/100; // Max qtd de pulsos por um periodo
de modulacao

contador = 0;

while (contador<=um_quarto_periodo) { // Inicia processo de preencher tabela de senos
    vet_a[contador] = 255 - ((sin ((contador*angulo_por_periodo))) * cl_maq_pd_ind_mod);
    contador++;
}
while (contador<MAX_VETOR) { // Zera o resto do vetor
    vet_a[contador] = 0;
    contador++;
}

printf("\n\rFrequencia de saida:.....%lu", frequencia_saida);
printf("\n\rFrequencia de modulacao:.....%lu", freq_modulacao);
printf("\n\rIndice de modulacao:.....%u", indice_modulacao);
printf("\n\rPeriodo total:.....%lu", periodo_total);
printf("\n\rMeio periodo total:.....%u", meio_periodo);
printf("\n\rUm quarto de periodo:.....%u", um_quarto_periodo);
printf("\n\rAngulo de um periodo:.....%e", angulo_por_periodo);
printf("\n\rCiclos de Maquina por periodo:..%lu", ciclos_maq_periodo);
printf("\n\rCiclos de Maquina utilizado:...%lu", cl_maq_pd_ind_mod);

```

```

printf("\n\r");
for (a=0;a<=(MAX_VETOR-1);a++) {
    printf("%d %03u ", a, vet_a[a]);           // Exibe o vetor da senoide
}

estado = 0;
contador = 0;

setup_timer_2(T2_DIV_BY_1,(ciclos_maq_perodo-1),1); // Configura o periodo de um ciclo da modulação
enable_interrupts(INT_RDA);                        // Habilita interrupção da serial
enable_interrupts(INT_TIMER2);                     // Habilita interrupção do Timer 2
enable_interrupts(INT_TIMER0);                     // Habilita interrupção do Timer 2
enable_interrupts(GLOBAL);                         // Habilita as interrupções
positivo = 1;
a=vet_a[contador];

while(true){
    if (evento){
        if (estado==0) { // Estado positivo
            positivo=1;
            if (contador++ == um_quarto_perodo) {
                estado++;
                contador=um_quarto_perodo-1;
            }
        } else if (estado==1) {
            if (contador-- == 0) {
                estado++;
                contador=0;
            }
        } else if (estado==2) { // Estado negativo
            positivo=0;
            if (contador++ == um_quarto_perodo) {
                estado++;
                contador=um_quarto_perodo-1;
            }
        } else {
            if (contador-- == 0) {
                estado = 0;
                contador = 0;
            }
        }
        a=vet_a[contador];
        evento = 0;
    }
}
}

```